[發明專利]靜電放電保護電路

在審

• 申請號: 202010715708.0
• 申請日: 2020-07-23
• 公開（公告）號: CN112397501A
• 公開（公告）日: 2021-02-23
• 發明（設計）人: 孔珉喆
• 申請（專利權）人: 硅工廠股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L23/60
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 劉久亮;黃綸偉

一種靜電放電保護電路，該靜電放電(ESD)保護電路包括：多個晶體管，每個晶體管包括柵極端子、漏極端子和源極端子；第一連接線，該第一連接線連接到多個晶體管的漏極端子；第二連接線，該第二連接線連接到多個晶體管的源極端子；第三連接線，該第三連接線連接到多個晶體管的柵極端子；外部電阻器，該外部電阻器連接到第三連接線；以及接地端子，該接地端子連接到外部電阻器。外部電阻器包括彼此并聯連接的第一電阻器和第二電阻器。

技術領域

本公開涉及一種靜電放電保護電路，更具體地，涉及一種包括柵極聯接晶體管的ESD保護電路。

背景技術

當半導體電路接觸帶電的人體或機器時，人體或機器所帶的靜電可能會通過輸入/輸出(I/O)焊盤釋放到半導體電路內部，從而導致瞬態電流在半導體內部電路中流動，因此，可能會損壞半導體電路。

因此，為了防止半導體內部電路被靜電損壞，該半導體電路在I/O焊盤和半導體內部電路之間包括ESD保護電路。當具有過電壓的靜電流入I/O焊盤時，ESD保護電路將I/O焊盤與半導體內部電路之間的節點的電壓電平限制在一定范圍內，從而保護了半導體內部電路。

在現有技術中，主要使用雙極結型晶體管(BJT)或二極管作為ESD保護電路。然而，柵極接地NMOS(GGNMOS)晶體管最近得到了廣泛使用。GGNMOS晶體管是柵極接地的晶體管，并且是由于靜電引起的擊穿而使NMOS晶體管的npn結構像BJT晶體管那樣工作的元件，并且因此釋放大量電流。然而，隨著半導體技術的發展，柵極絕緣層的厚度非常薄，導致柵極絕緣層被ESD脈沖損壞的可能性增加。

因此，已經提出了柵極聯接NMOS(GCNMOS)晶體管，其被設計為使得NMOS晶體管的柵極基于相對較低的電壓而導通，以減小柵極絕緣層的損壞。

特別地，在通過連接多個GCNMOS晶體管來配置ESD保護電路的情況下，可以減少柵極絕緣層的損壞，此外，可以有效地獲得ESD效果。然而，在這種情況下，電阻值基于ESD保護電路的位置而變化，并且因此，電阻值基于柵極偏置的位置而變化，導致放電電流的均勻性降低。

發明內容

因此，本公開旨在提供一種ESD保護電路，該ESD保護電路基本上消除了由于現有技術的局限性和缺點引起的一個或更多個問題。

本公開的一方面旨在提供一種ESD保護電路，該ESD保護電路減小電阻值的偏差以增強基于位置的放電電流的均勻性。

本公開的其它優點和特征將在下面的描述中部分地闡述，并且在閱讀以下內容之后對于本領域的普通技術人員將變得顯而易見，或者可以從本公開的實踐中習得。通過在書面描述及其權利要求書以及附圖中特別指出的結構可以意識到并獲得本公開的目的和其它優點。

為了實現這些和其它優點，并根據本公開的目的，如本文所體現和廣泛描述的，提供了一種靜電放電(ESD)保護電路，該靜電放電保護電路包括：多個晶體管，每個晶體管包括柵極端子、漏極端子和源極端子；第一連接線，該第一連接線連接到所述多個晶體管的所述漏極端子；第二連接線，該第二連接線連接到所述多個晶體管的所述源極端子；第三連接線，該第三連接線連接到所述多個晶體管的所述柵極端子；外部電阻器，該外部電阻器連接到所述第三連接線；以及接地端子，該接地端子連接到所述外部電阻器，其中，所述外部電阻器包括彼此并聯連接的第一電阻器和第二電阻器。

在本公開的另一方面，提供了一種靜電放電(ESD)保護電路，該靜電放電保護電路包括：多個晶體管，每個晶體管包括設置在基板上的柵極端子；外部電阻器，該外部電阻器包括在所述基板上彼此并聯連接的第一電阻器和第二電阻器；連接線，該連接線將所述外部電阻器連接到所述柵極端子；接地線，該接地線連接到所述外部電阻器；第一絕緣層，該第一絕緣層設置在所述柵極端子的底表面中；第二絕緣層，該第二絕緣層設置在所述柵極端子的頂表面中；以及第三絕緣層，該第三絕緣層設置在所述接地線的頂表面中，其中，所述連接線包括連接到所述柵極端子的第一連接部分和將所述第一連接部分連接到所述第一電阻器的第二連接部分。