[發明專利]時間相關電介質擊穿測試結構及其測試方法

有效

• 申請號: 202010714686.6
• 申請日: 2018-11-06
• 公開（公告）號: CN111812472B
• 公開（公告）日: 2021-07-30
• 發明（設計）人: 楊盛瑋;韓坤
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G01R31/12
• 分類號: G01R31/12;G01R31/14;H01L21/66
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 林錦輝;劉景峰

1.一種時間相關電介質擊穿(TDDB)測試結構，包括：

在恒定電壓和地之間并聯連接的多個測試單元，其中，所述多個測試單元中的每一個包括：

連接于所述恒定電壓之間的第一端子和第二端子，并且所述第一端子和所述第二端子用于在使用所述時間相關電介質擊穿(TDDB)測試結構對電介質測試樣本進行測試時連接至所述電介質測試樣本；以及

連接在所述第一端子和所述地之間的電流限制單元，所述電流限制單元包括至少一個耗盡場效應(DEPFET)晶體管和與所述至少一個耗盡場效應(DEPFET)晶體管的源極連接的電阻器，并且當對所述電介質測試樣本進行測試時，所述至少一個耗盡場效應(DEPFET)晶體管在所述恒定電壓已經擊穿所述電介質測試樣本之后截止，以限制擊穿電流在所述電介質測試樣本上流動，

其中，由所述擊穿電流引起的所述電阻器上的電壓大于所述至少一個耗盡場效應(DEPFET)晶體管的總閾值電壓的絕對值。

2.根據權利要求1所述的時間相關電介質擊穿(TDDB)測試結構，其中，在所述恒定電壓為正時，所述多個測試單元是多個N型測試單元。

3.根據權利要求2所述的時間相關電介質擊穿(TDDB)測試結構，其中，

所述至少一個耗盡場效應(DEPFET)晶體管包括連接至所述第一端子的漏極、連接至所述地的柵極、連接至所述地的基極、以及源極；并且，

所述電阻器連接在所述至少一個耗盡場效應(DEPFET)晶體管的所述源極和所述地之間。

4.根據權利要求3所述的時間相關電介質擊穿(TDDB)測試結構，其中，在所述恒定電壓擊穿所述電介質測試樣本時，所述電阻器上的電壓使得所述至少一個耗盡場效應(DEPFET)晶體管的總柵極到源極電壓小于所述總閾值電壓，從而使所述至少一個耗盡場效應(DEPFET)晶體管截止，以限制所述擊穿電流在所述電介質測試樣本上流動。

5.根據權利要求1所述的時間相關電介質擊穿(TDDB)測試結構，其中，在所述恒定電壓為負時，所述多個測試單元是多個P型測試單元。

6.根據權利要求5所述的時間相關電介質擊穿(TDDB)測試結構，其中，

所述至少一個耗盡場效應(DEPFET)晶體管包括連接至所述地的漏極、連接至所述電阻器的源極、連接至所述第一端子的柵極以及連接至所述第一端子的基極，并且

所述電阻器連接在所述第一端子和所述至少一個耗盡場效應(DEPFET)晶體管的所述源極之間。

7.根據權利要求6所述的時間相關電介質擊穿(TDDB)測試結構，其中，在所述恒定電壓擊穿所述電介質測試樣本時，所述電阻器上的電壓使得所述至少一個耗盡場效應(DEPFET)晶體管的總柵極到源極電壓小于所述總閾值電壓，從而使所述至少一個耗盡場效應(DEPFET)晶體管截止，以限制所述擊穿電流在所述電介質測試樣本上流動。

8.一種時間相關電介質擊穿(TDDB)測試方法，包括：

將多個測試單元并聯連接在恒定電壓和地之間；

將所述多個測試單元連接至多個電介質測試樣本；以及

測量所述恒定電壓和所述地之間的電流-時間曲線，以讀取對應于所述多個測試單元的多個擊穿時間，

并且所述方法進一步包括：在所述恒定電壓已經擊穿所述多個電介質測試樣本中的一個電介質測試樣本之后，限制擊穿電流在所述多個電介質測試樣本中的所述一個電介質測試樣本上流動，

其中，所述多個測試單元中的每一個包括至少一個耗盡場效應(DEPFET)晶體管和與所述至少一個耗盡場效應(DEPFET)晶體管的源極連接的電阻器，并且所述至少一個耗盡場效應(DEPFET)晶體管在所述恒定電壓已經擊穿所述多個電介質測試樣本中的一個電介質測試樣本之后截止，從而限制所述擊穿電流在所述多個電介質測試樣本中的所述一個電介質測試樣本上流動，

其中，由所述擊穿電流引起的所述電阻器上的電壓大于所述至少一個耗盡場效應(DEPFET)晶體管的總閾值電壓的絕對值。