[發(fā)明專利]一種基于收發(fā)組件檢波標(biāo)志信號處理的發(fā)射檢波電路

在審

• 申請?zhí)枺?/td>: 202010711203.7
• 申請日: 2020-07-22
• 公開（公告）號: CN111726170A
• 公開（公告）日: 2020-09-29
• 發(fā)明（設(shè)計(jì)）人: 譚尊林;曹徵鑒;何恒志;徐克興
• 申請（專利權(quán)）人: 成都九洲迪飛科技有限責(zé)任公司
• 主分類號: H04B17/10
• 分類號: H04B17/10;H04B1/40
• 代理公司: 成都金英專利代理事務(wù)所(普通合伙) 51218
• 代理人: 袁英

本發(fā)明公開了一種基于收發(fā)組件檢波標(biāo)志信號處理的發(fā)射檢波電路，通過設(shè)置檢波控制終端、發(fā)射信號源、FPGA邏輯控制電路、DAC模塊和射頻通道，利用檢波控制終端為FPGA邏輯控制電路和射頻通道提供發(fā)射檢波控制信號，發(fā)射信號源為FPGA邏輯控制電路和DAC模塊提供發(fā)射檢波的信號源；然后，射頻通道根據(jù)接收的發(fā)射檢波控制信號對發(fā)射信號進(jìn)行檢波并輸出，同時(shí)在射頻輸出時(shí)向FPGA邏輯控制電路反饋檢波標(biāo)志信號；最后利用FPGA邏輯控制電路根據(jù)接收的發(fā)射檢波控制信號、信號源以及檢波標(biāo)志信號輸出檢波結(jié)果。本發(fā)明在射頻通道的基礎(chǔ)上，配備檢波控制設(shè)備、DAC模塊和FPGA邏輯控制電路。旨在解決現(xiàn)有技術(shù)中存在的信號在收發(fā)組件上發(fā)射成功的判斷精度不高的技術(shù)問題。

技術(shù)領(lǐng)域

本發(fā)明涉及通信領(lǐng)域，尤其涉及一種基于收發(fā)組件檢波標(biāo)志信號處理的發(fā)射檢波電路。

背景技術(shù)

收發(fā)組件在進(jìn)行正常的發(fā)射操作時(shí)，需要知道是否真正將信號發(fā)射出去，檢波(振幅解調(diào))就是振幅調(diào)制的逆過程，通過檢波操作就可以知道信號是否通過天線發(fā)射了出去。

目前實(shí)現(xiàn)檢波的電路均為模擬電路，檢波電路主要由三部分組成，分別是：高頻已調(diào)信號源、非線性器件、RC低通濾波器。這種檢波器的輸出會依賴于信號的振幅(沒有一個確定的門限)，而收發(fā)組件正常發(fā)射時(shí)，所調(diào)取的波位信號的幅度也是不確定的，如果僅僅依靠這種檢波器的輸出來判別，則虛警率會較高。因此，如何提高信號在收發(fā)組件上發(fā)射成功的判斷精度，是一個亟需解決的技術(shù)問題。

上述內(nèi)容僅用于輔助理解本發(fā)明的技術(shù)方案，并不代表承認(rèn)上述內(nèi)容是現(xiàn)有技術(shù)。

發(fā)明內(nèi)容

本發(fā)明的主要目的在于提供一種基于收發(fā)組件檢波標(biāo)志信號處理的發(fā)射檢波電路，旨在解決現(xiàn)有技術(shù)中存在的信號在收發(fā)組件上發(fā)射成功的判斷精度不高的技術(shù)問題。

為實(shí)現(xiàn)上述目的，本發(fā)明提出一種基于收發(fā)組件檢波標(biāo)志信號處理的發(fā)射檢波電路，所述發(fā)射檢波電路包括：檢波控制終端、發(fā)射信號源、FPGA邏輯控制電路、DAC模塊和射頻通道；所述檢波控制終端的第一輸出端連接射頻通道的控制信號輸入端，所述檢波控制終端的第二輸出端連接FPGA邏輯控制電路的控制信號輸入端；所述發(fā)射信號源的第一輸出端連接FPGA邏輯控制電路的發(fā)射信號輸入端，所述發(fā)射信號源的第二輸出端連接DAC模塊的發(fā)射信號輸入端；所述DAC模塊的發(fā)射信號輸出端連接射頻通道的發(fā)射信號輸入端；所述射頻通道的第一輸出端連接FPGA邏輯控制電路的檢波標(biāo)志信號輸入端；其中：

優(yōu)選的，所述檢波控制終端為FPGA邏輯控制電路和射頻通道提供發(fā)射檢波控制信號；所述發(fā)射信號源為FPGA邏輯控制電路和DAC模塊提供發(fā)射檢波的信號源；

優(yōu)選的，所述射頻通道根據(jù)接收的發(fā)射檢波控制信號對發(fā)射信號進(jìn)行檢波并射頻輸出，或者對接收信號進(jìn)行射頻輸入；同時(shí)在射頻輸出時(shí)向FPGA邏輯控制電路反饋檢波標(biāo)志信號；

優(yōu)選的，所述FPGA邏輯控制電路連接DAC模塊的控制端為其提供時(shí)鐘信號和控制信號，同時(shí)，F(xiàn)PGA邏輯控制電路根據(jù)接收的發(fā)射檢波控制信號、信號源以及檢波標(biāo)志信號輸出檢波結(jié)果。

優(yōu)選的，所述射頻通道包括射頻發(fā)射通道、射頻接收通道、射頻狀態(tài)開關(guān)電路、射頻電源開關(guān)電路和第一電源；其中，所述射頻發(fā)射通道的輸出端和射頻接收通道的輸入端接收發(fā)天線，通過射頻狀態(tài)開關(guān)電路控制射頻發(fā)射通道和射頻接收通道的接入；所述射頻電源開關(guān)電路控制射頻通道與第一電源的連接接入。

優(yōu)選的，所述射頻通道還包括檢波電路，所述檢波電路連接射頻發(fā)射通道和接收發(fā)天線，射頻通道接收DAC模塊的信號源并發(fā)射輸出時(shí)，由檢波電路向FPGA邏輯控制電路返回射頻通道的檢波標(biāo)志信號。

優(yōu)選的，所述DAC模塊包括DAC芯片、DAC電源開關(guān)電路和第二電源；其中，所述DAC芯片接收FPGA邏輯控制電路發(fā)送的時(shí)鐘信號和芯片控制信號，將經(jīng)由發(fā)射信號源傳輸?shù)臄?shù)字信號轉(zhuǎn)換為模擬信號傳輸給射頻通道；所述DAC電源開關(guān)電路控制DAC芯片和第二電源的連接接入。