[發明專利]一種SONOS存儲器及其制造方法

有效

• 申請號: 202010698851.3
• 申請日: 2020-07-20
• 公開（公告）號: CN111799164B
• 公開（公告）日: 2022-11-04
• 發明（設計）人: 唐小亮;辻直樹;陳昊瑜;邵華
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L27/11521;H01L27/11568;H01L29/423
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 徐偉

本發明提供了一種SONOS存儲器及其制造方法，上述制造方法包括：提供襯底，襯底上形成有SONOS存儲器的第一晶體管柵極和用以形成第二晶體管柵極的第一層，第一層覆蓋第一晶體管柵極和襯底；在第一層的上表面形成圖案化的第二層，第二層暴露對應第二晶體管柵極外側的第一層；對被第二層暴露的第一層進行第一刻蝕；去除第二層，以重新暴露第一層；以及對第一層進行第二刻蝕，以形成第二晶體管柵極。本發明還提供了根據上述制造方法所制造的SONOS存儲器。根據本發明所提供的制造方法所制造的SONOS存儲器，其選擇管和存儲管的外側均能夠具有垂直結構，從而能夠在后續工藝中形成垂直側墻，以提高器件性能。

技術領域

本發明涉及半導體器件及其制造領域，尤其設計一種SONOS存儲器及其制造方法。

背景技術

自從早年德州儀器的Jack Kilby博士發明了集成電路之時起，科學家們和工程師們已經在半導體器件和工藝方面作出了眾多發明和改進。近50年來，半導體尺寸已經有了明顯的降低，這轉化成不斷增長的處理速度和不斷降低的功耗。迄今為止，半導體的發展大致遵循著摩爾定律，摩爾定律大致是說密集集成電路中晶體管的數量約每兩年翻倍。現在，半導體工藝正在朝著20nm以下發展，其中一些公司正在著手14nm工藝。這里僅提供一個參考，一個硅原子約為0.2nm，這意味著通過20nm工藝制造出的兩個獨立組件之間的距離僅僅約為一百個硅原子。

半導體器件制造因此變得越來越具有挑戰性，并且朝著物理上可能的極限推進。半導體技術的近期發展之一已經是硅鍺(SiGe)在半導體制造中的利用。在集成電路發展的演進上，隨著幾何尺寸(也即使用一工藝可以生產的最小元件或線)縮減的同時，機能密度(例如每一芯片面積的內連線元件數目)通常也在增加。這種尺寸縮減的工藝通常可增加生產效能并降低相關成本而提供好處，然而，如何設計合理的晶體管結構使其體積降低具有挑戰性。

目前在集成電路中，一個最小存儲單元一般包括一個存儲管和一個選擇管與之搭配，存儲管部分具有SONOS(Silicon(柵極)-Oxide-Nitride-Oxide-Silicon(襯底))結構，選擇管部分為傳統的MOS管。為了縮減存儲單元面積，已經提出一種1.5T(transistor)SONOS存儲單元結構，其同樣包括兩個能獨立操作的晶體管，但這兩個晶體管緊貼布置，如圖1所示出的。選擇管300主要是作為存儲管400的導通和關閉，用于減少漏電。而存儲管400主要用于存儲電荷，通過不同的Vt狀態來實現數據存儲。

圖2A-2F示出了制造1.5T SONOS存儲器的現有工藝在制造1.5T SONOS存儲器過程中的結構示意圖。如圖2A所示出的，首先需要刻蝕形成選擇管柵極300，然后在圖2B中沉積ONO存儲層200(包括氧化物201、氮化物202和氧化物203)和用以形成存儲管柵極的多晶硅層401。隨后如圖2C所示出的，需要把多余的多晶硅層刻蝕去除，使得存儲管柵極400'結構自然形成在選擇管柵極結構旁邊，并且通過圖2B中所沉積的ONO層作為隔離層。然后如圖2D所示出的，經過光刻(即形成圖案化的光刻膠600)打開相鄰存儲單元的中間區域，在圖2E中通過蝕刻去除相鄰存儲單元的選擇管柵極之間的多余多晶硅，隨后在圖2F中將光刻膠去除。目前，業界主流地使用該結構，通過沉積不同的層間介質層，可以通過相同的工藝流程實現選擇管和存儲管結構的互換。

根據如圖2A-2F所提供的現有的1.5T SONOS存儲器制造工藝中，存儲管柵極的蝕刻工藝為關鍵工藝，該工藝難點在于如何形成盡量垂直的邊緣結構，從而為后續工藝在存儲管柵極的外側形成有效的側墻提供基礎。圖3示出了根據如圖2A-2F所提供的現有的1.5TSONOS存儲器制造工藝所形成的1.5T SONOS存儲器結構。可以從圖3中看出，存儲管柵極400'的外側沒有形成垂直結構，因此，在后續工藝中無法形成有效的側墻。和具有垂直結構的選擇管柵極300外側的側墻503相對比，可以看出，不具有垂直結構的存儲管柵極400'的外側的側墻504'明顯小于選擇管柵極300外側的側墻503。而較小的側墻結構不利于器件柵極的隔離、不利于防止器件柵極之間的串擾，不利于提高存儲單元的性能。