[發明專利]一種對鎖相環的數字時間轉換器進行快速增益校準的電路

有效

• 申請號: 202010696102.7
• 申請日: 2020-07-20
• 公開（公告）號: CN111900977B
• 公開（公告）日: 2022-05-06
• 發明（設計）人: 張雷;袁澤心
• 申請（專利權）人: 清華大學
• 主分類號: H03L7/08
• 分類號: H03L7/08;H03L7/107;H03L7/197
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 羅文群

1.一種對鎖相環的數字時間轉換器進行快速增益校準的電路，其特征在于，包括：

誤差取出器、均方校準器、控制信號產生器、分頻器、數字時間轉換器、第一鑒頻鑒相器、電荷泵、濾波器和壓控振蕩器；其中，所述的誤差取出器的輸出端與所述的均方校準器的誤差輸入端相連接；所述的控制信號產生器的累加噪聲輸出端與均方校準器的累加噪聲輸入端相連接，均方校準器的輸出端與控制信號產生器的校準增益輸入端相連接，控制信號產生器的轉換器控制信號輸出端與所述的數字時間轉換器的輸入端相連接，控制信號產生器的分頻控制碼輸出端與所述的分頻器的分頻器控制碼輸入端相連接，分頻器的輸出端與所述的數字時間轉換器的時鐘信號輸入端相連接，數字時間轉換器的輸出端所述的第一鑒頻鑒相器的反饋信號輸入端相連接，第一鑒頻鑒相器的輸出端與所述的電荷泵的輸入端相連接，電荷泵的輸出端與所述的濾波器的輸入端相連接，濾波器的輸出端與所述的壓控振蕩器的輸入端相連接，壓控振蕩器的輸出端與所述分頻器的時鐘信號輸入端連接；其中所述的誤差取出器包括：時間放大器、第一數控延遲鏈、第二數控延遲鏈、第二鑒頻鑒相器、時間數字轉換器和積分器，所述的第一數控延遲鏈的輸出端與所述的時間放大器的一個輸入端相連接；所述的第二數控延遲鏈的輸出端與時間放大器的另一個輸入端相連接；所述的時間放大器的輸出端與所述的第二鑒頻鑒相器相連接，第二鑒頻鑒相器的輸出端與所述的時間數字轉換器的輸入端相連接，時間數字轉換器的輸出端輸出誤差取出器的輸出信號，時間數字轉換器的輸出端與所述積分器相連接；所述的積分器的輸出端與所述的第一數控延遲鏈的控制碼輸入端相連接。