[發(fā)明專利]半導體器件形成方法及版圖結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 202010694331.5
• 申請日: 2020-07-17
• 公開（公告）號: CN111785683A
• 公開（公告）日: 2020-10-16
• 發(fā)明（設(shè)計）人: 孫旭軒;陳莉芬;劉宇
• 申請（專利權(quán)）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L27/02
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發(fā)明提供一種半導體器件形成方法及版圖結(jié)構(gòu)，通過使接觸結(jié)構(gòu)的側(cè)壁與覆蓋側(cè)墻層的阻擋層存在間隔，可以避免所述接觸結(jié)構(gòu)與阻擋層中的空隙接觸，由此可以使所述接觸結(jié)構(gòu)遠離所述阻擋層中的空隙，從而能夠解決接觸結(jié)構(gòu)的形貌缺陷問題，并可以進一步解決因接觸結(jié)構(gòu)的形貌缺陷造成的半導體器件漏電。以及，通過設(shè)計有源區(qū)版圖層、柵極版圖層和接觸孔版圖層；使接觸孔版圖層的接觸孔圖形區(qū)與柵極版圖層的柵極圖形區(qū)存在間隔，從而在利用所述半導體器件版圖結(jié)構(gòu)形成半導體器件的過程中，可以使接觸結(jié)構(gòu)與柵極結(jié)構(gòu)之間具有一定的間隔，由此可以使得所述接觸結(jié)構(gòu)遠離空隙，避免接觸結(jié)構(gòu)的形貌缺陷問題。

技術(shù)領(lǐng)域

本發(fā)明涉及半導體制造技術(shù)領(lǐng)域，特別涉及一種半導體器件形成方法及版圖結(jié)構(gòu)。

背景技術(shù)

在半導體器件的制造過程中，通常需要形成接觸結(jié)構(gòu)以用于半導體器件與外部電路的連接，在現(xiàn)有技術(shù)中，形成接觸結(jié)構(gòu)的方法包括，提供半導體襯底，然后，在半導體襯底上形成柵極，在所述柵極的側(cè)壁上形成側(cè)墻，然后，在所述側(cè)墻和所述半導體襯底上形成阻擋層(SAB)，接著在半導體襯底的全局表面上形成層間介質(zhì)層，并在層間介質(zhì)層中形成接觸結(jié)構(gòu)。其中，在形成所述側(cè)墻的過程中，通常需要采用刻蝕工藝，而刻蝕工藝的各相同性刻蝕會導致柵極側(cè)壁底部的側(cè)墻凹陷，在形成阻擋層時，阻擋層會沿側(cè)墻表面沉積，在形成層間介質(zhì)層之后，層間介質(zhì)層與阻擋層之間會存在空隙。在后續(xù)形成接觸結(jié)構(gòu)時，需要先在層間介質(zhì)層中形成接觸孔，在形成接觸孔的過程中，所述空隙會和接觸孔聯(lián)通，接觸孔和空隙藕斷絲連的狀況會使化學物質(zhì)很容易流入空隙中，并且很難被烘干。在后續(xù)的接觸孔填充導電層以形成接觸結(jié)構(gòu)的過程中，化學氣體會出現(xiàn)外泄情況，因此會產(chǎn)生導電層缺失現(xiàn)象，從而會使得接觸結(jié)構(gòu)出現(xiàn)形貌缺陷，進而會造成半導體器件漏電的問題。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種半導體器件形成方法及版圖結(jié)構(gòu)，以解決接觸結(jié)構(gòu)的形貌缺陷問題，并解決因接觸結(jié)構(gòu)的形貌缺陷造成的半導體器件漏電。

為解決上述技術(shù)問題，本發(fā)明提供一種半導體器件形成方法，包括：

提供一半導體襯底，所述半導體襯底包括有源區(qū)和隔離區(qū)，所述隔離區(qū)的所述半導體襯底上形成有多個柵極結(jié)構(gòu)；

在每個所述柵極結(jié)構(gòu)的側(cè)壁上形成側(cè)墻層；

形成阻擋層，所述阻擋層覆蓋所述側(cè)墻層和所述有源區(qū)的所述半導體襯底；

形成層間介質(zhì)層，所述層間介質(zhì)層覆蓋所述阻擋層和所述柵極結(jié)構(gòu)的頂面；

形成接觸結(jié)構(gòu)，所述接觸結(jié)構(gòu)位于各述柵極結(jié)構(gòu)側(cè)的所述層間介質(zhì)層中，并且所述接觸結(jié)構(gòu)的側(cè)壁與覆蓋所述側(cè)墻層的阻擋層存在間隔。

可選的，在所述的半導體器件形成方法中，形成所述接觸結(jié)構(gòu)的方法包括：

在各所述柵極結(jié)構(gòu)側(cè)的所述層間介質(zhì)層中形成接觸孔；

在所述接觸孔中填充導電層，以形成所述接觸結(jié)構(gòu)；其中，所述導電層的材質(zhì)包括鎢。

可選的，在所述的半導體器件形成方法中，所述有源區(qū)的寬度與所述接觸孔的寬度相等，且所述接觸孔的側(cè)壁到所述柵極結(jié)構(gòu)的距離大于所述側(cè)墻層和所述阻擋層的厚度之和。

可選的，在所述的半導體器件形成方法中，所述接觸孔的側(cè)壁到所述柵極結(jié)構(gòu)的距離為0.13μm～0.18μm。

可選的，在所述的半導體器件形成方法中，所述有源區(qū)的寬度大于所述接觸孔的寬度。

可選的，在所述的半導體器件形成方法中，所述有源區(qū)的寬度為0.2μm～0.3μm。

可選的，在所述的半導體器件形成方法中，所述接觸結(jié)構(gòu)位于所述有源區(qū)的所述半導體襯底上，且所述接觸結(jié)構(gòu)在厚度方向上貫通所述層間介質(zhì)層和所述阻擋層。