[發(fā)明專利]一種抗輻照粒子探測(cè)器

有效

• 申請(qǐng)?zhí)枺?/td>: 202010692997.7
• 申請(qǐng)日: 2020-07-17
• 公開（公告）號(hào): CN111769129B
• 公開（公告）日: 2021-04-13
• 發(fā)明（設(shè)計(jì)）人: 張亮;王萌;董家寧;王安慶;李龍
• 申請(qǐng)（專利權(quán)）人: 山東大學(xué)
• 主分類號(hào): H01L27/146
• 分類號(hào): H01L27/146
• 代理公司: 濟(jì)南圣達(dá)知識(shí)產(chǎn)權(quán)代理有限公司 37221
• 代理人: 趙敏玲

本發(fā)明公開了一種抗輻照粒子探測(cè)器，具備四阱工藝，分別是N阱、P阱、深N阱和深P隔離層，像素單元和讀出電路均在深度摻雜的P型襯底上制作。其中，深N阱和P型襯底用來(lái)產(chǎn)生P?N靈敏二極管，深N阱上的N阱和N型有源區(qū)(N+)構(gòu)成通路，通過(guò)金屬線連接其他讀出電路。深P隔離層用來(lái)隔離深N阱內(nèi)的器件，避免了PMOS晶體管與靈敏二極管之間的電荷競(jìng)爭(zhēng)，在深P隔離層內(nèi)可同時(shí)制作PMOS和NMOS管，能夠?qū)崿F(xiàn)復(fù)雜CMOS電路，這有助于在像素內(nèi)實(shí)現(xiàn)復(fù)雜電路，對(duì)像素信號(hào)進(jìn)行放大和降噪處理。N阱和P型有源區(qū)(P+)用于制作PMOS晶體管，P阱和N型有源區(qū)(N+)用于制作NMOS管。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體集成電路領(lǐng)域,具體涉及一種抗輻照粒子探測(cè)器。

背景技術(shù)

近年來(lái)，不論是深空探測(cè)還是對(duì)撞機(jī)實(shí)驗(yàn)，對(duì)粒子探測(cè)器的要求也越來(lái)越高，比如空間分辨率越來(lái)越高、時(shí)間響應(yīng)越來(lái)越快、抗輻照能力越來(lái)越強(qiáng)。

隨著半導(dǎo)體工業(yè)技術(shù)的發(fā)展，半導(dǎo)體粒子探測(cè)器有了很大發(fā)展，逐步成為粒子探測(cè)的重要技術(shù)。半導(dǎo)體粒子探測(cè)器分別經(jīng)歷了硅微條探測(cè)器、混合式像素探測(cè)器、單片式像素探測(cè)器等發(fā)展階段。其中，硅微條探測(cè)器具有電荷收集時(shí)間短、響應(yīng)快的特點(diǎn)，但是靈敏單元與前端電子學(xué)、ASIC讀出芯片獨(dú)立連接，集成度低，像素尺寸不能做到很小(～50μm)，同時(shí)其厚度較高(～200μm)導(dǎo)致物理量較大。混合式像素探測(cè)器(Hybrid pixel detector)采用倒裝焊(Bump-Bonding)技術(shù)連接靈敏單元和ASIC讀出芯片，倒裝焊球限制了像素尺寸，同時(shí)生產(chǎn)成本昂貴。單片式像素探測(cè)器采用工業(yè)標(biāo)準(zhǔn)化CMOS工藝，像素尺寸可以做到很小(～16μm)，因此集成度高、粒子度高、空間分辨率高，同時(shí)芯片可以減薄至50μm，物質(zhì)量更低。由于它采用了商業(yè)標(biāo)準(zhǔn)化CMOS工藝制造，生產(chǎn)成本較低。

但是，發(fā)明人發(fā)現(xiàn)單片式像素探測(cè)器采用熱擴(kuò)散方式收集電荷，收集時(shí)間較長(zhǎng)、抗輻照能力較弱。

發(fā)明內(nèi)容

針對(duì)現(xiàn)有技術(shù)存在的不足，本發(fā)明的目的是提供一種抗輻照粒子探測(cè)器，該裝置能夠有效縮短電荷收集時(shí)間和提高抗輻照性能。

為了實(shí)現(xiàn)上述目的，本發(fā)明是通過(guò)如下的技術(shù)方案來(lái)實(shí)現(xiàn)：

第一方面，本發(fā)明提供了一種抗輻照粒子探測(cè)器，包括P型襯底、N阱、P阱、深N阱和深P隔離層；

其中，像素單元和讀出電路均位于P型襯底；

深N阱和P型襯底形成P-N二極管；

深N阱上的N阱和N型有源區(qū)(N+)構(gòu)成通路，通過(guò)金屬線連接其他讀出電路；

深P隔離層用來(lái)隔離深N阱內(nèi)的器件，避免了PMOS晶體管與靈敏二極管之間的電荷競(jìng)爭(zhēng)，在深P隔離層內(nèi)可同時(shí)制作PMOS和NMOS管，能夠?qū)崿F(xiàn)復(fù)雜CMOS電路，這有助于在像素內(nèi)實(shí)現(xiàn)復(fù)雜電路，對(duì)像素信號(hào)進(jìn)行放大和降噪處理；

N阱和P型有源區(qū)(P+)用于制作PMOS晶體管，P阱和N型有源區(qū)(N+)用于制作NMOS管。

作為進(jìn)一步的技術(shù)方案，所述P-N二極管所在區(qū)連接有偏置電壓。

更進(jìn)一步，所述的偏置電壓大于60V。

作為進(jìn)一步的技術(shù)方案，所述像素單元包括多個(gè)，多個(gè)像素單元構(gòu)成一個(gè)陣列，每個(gè)像素單元包括依次連接的放大器、整形器、甄別器以及優(yōu)先邏輯；

所述的放大器對(duì)微弱信號(hào)進(jìn)行放大；所述的整形器用于濾除低頻和高頻噪聲；所述甄別器將模擬信號(hào)轉(zhuǎn)換成0或1數(shù)字信息，當(dāng)有粒子穿過(guò)探測(cè)器芯片時(shí)，甄別器輸出1，此時(shí)觸發(fā)優(yōu)先邏輯，將擊中信息送至數(shù)據(jù)處理模塊。

作為進(jìn)一步的技術(shù)方案，所述的抗輻照粒子探測(cè)器還包括像素配置電路、時(shí)序邏輯、偏置電路、時(shí)鐘電路、控制接口；所述的像素配置電路、時(shí)序邏輯、偏置電路、時(shí)鐘電路均與像素陣列相連；