[發(fā)明專利]并聯(lián)柵極環(huán)繞結(jié)構(gòu)鰭式晶體管及其制造方法

在審

• 申請?zhí)枺?/td>: 202010691081.X
• 申請日: 2020-07-17
• 公開（公告）號: CN111785636A
• 公開（公告）日: 2020-10-16
• 發(fā)明（設計）人: 翁文寅
• 申請（專利權(quán)）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/423
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 張彥敏

1.一種并聯(lián)柵極環(huán)繞結(jié)構(gòu)鰭式晶體管的制造方法，其特征在于，包括：

S1：提供一半導體襯底，在半導體襯底上形成場氧化層，場氧化層隔離出有源區(qū)，在所述半導體襯底表面形成外延層，外延層包括鍺硅外延層和硅外延層形成的至少一個疊加層，進行光刻刻蝕形成具有條狀結(jié)構(gòu)的多個鰭體，各鰭體平行排列，各鰭體包括所述至少一個疊加層，形成多條多晶硅柵，所述多晶硅柵分別覆蓋鰭體的部分的頂部表面和側(cè)面，在多晶硅柵的兩側(cè)形成側(cè)墻，在鰭體上形成源極和漏極，源極和漏極位于多晶硅柵的兩側(cè)，相鄰兩多晶硅柵之間形成有一漏極；

S2：形成層間介質(zhì)層，并進行平坦化工藝，去除多晶硅柵，進行鍺硅刻蝕工藝，去除鍺硅外延層形成由硅外延層形成的線體；

S3：形成界面層，界面層包覆多晶硅柵去除區(qū)域的線體的周側(cè)并覆蓋多晶硅柵去除區(qū)域的側(cè)壁，形成第一層柵介質(zhì)層，第一層柵介質(zhì)層覆蓋界面層的表面；

S4：形成光刻膠，進行曝光顯影以將靠近源極一側(cè)的第一層柵介質(zhì)層顯開，并將靠近漏極一側(cè)的相鄰兩多晶硅柵去除區(qū)域的第一層柵介質(zhì)層均保護起來，并去除顯開的第一層柵介質(zhì)層；

S5：去除光刻膠，形成第二層柵介質(zhì)層，第二層柵介質(zhì)層覆蓋第一層柵介質(zhì)層及裸露的界面層的表面，而使由第一層柵介質(zhì)層和第二層柵介質(zhì)層形成的柵介質(zhì)層在靠近源極一側(cè)具有第一厚度，在靠近漏極一側(cè)具有第二厚度，并第二厚度大于第一厚度；以及

S6：形成功函數(shù)層，功函數(shù)層覆蓋柵介質(zhì)層的表面，形成金屬柵，金屬柵填充多晶硅柵的去除區(qū)域，使金屬柵與線體、柵介質(zhì)層和功函數(shù)層形成兩相鄰的柵極環(huán)繞的柵極結(jié)構(gòu)，兩相鄰的柵極環(huán)繞的柵極結(jié)構(gòu)和共用漏極與兩源極構(gòu)成并聯(lián)柵極環(huán)繞結(jié)構(gòu)鰭式晶體管。

2.根據(jù)權(quán)利要求1所述的并聯(lián)柵極環(huán)繞結(jié)構(gòu)鰭式晶體管的制造方法，其特征在于，所述半導體襯底為硅襯底。

3.根據(jù)權(quán)利要求1所述的并聯(lián)柵極環(huán)繞結(jié)構(gòu)鰭式晶體管的制造方法，其特征在于，所述場氧化層采用淺溝槽隔離工藝形成。

4.根據(jù)權(quán)利要求1所述的并聯(lián)柵極環(huán)繞結(jié)構(gòu)鰭式晶體管的制造方法，其特征在于，所述界面層由氧化硅形成。

5.根據(jù)權(quán)利要求1所述的并聯(lián)柵極環(huán)繞結(jié)構(gòu)鰭式晶體管的制造方法，其特征在于，柵介質(zhì)層包括高介電常數(shù)層。

6.一種并聯(lián)柵極環(huán)繞結(jié)構(gòu)鰭式晶體管，其特征在于，包括：兩個柵極結(jié)構(gòu)、兩個源極和漏極，所述源極和所述漏極形成于由線體形成的鰭體上，并漏極位于所述兩個柵極結(jié)構(gòu)之間，兩個源極分別位于所述兩個柵極結(jié)構(gòu)的與所述漏極相對的其中一側(cè)，使一源極、一柵極結(jié)構(gòu)和所述漏極形成一柵極環(huán)繞結(jié)構(gòu)鰭式晶體管，使另一源極、另一柵極結(jié)構(gòu)和所述漏極形成另一柵極環(huán)繞結(jié)構(gòu)鰭式晶體管，兩柵極環(huán)繞結(jié)構(gòu)鰭式晶體管構(gòu)成漏極共用的并聯(lián)柵極環(huán)繞結(jié)構(gòu)鰭式晶體管，其中，所述柵極結(jié)構(gòu)包括界面層、柵介質(zhì)層、功函數(shù)層和金屬柵的疊加結(jié)構(gòu)，界面層包覆所述柵極結(jié)構(gòu)區(qū)域的線體的周側(cè)，柵介質(zhì)層疊加于界面層上，并靠近漏極一側(cè)的柵介質(zhì)層的厚度大于靠近源極一側(cè)的柵介質(zhì)層的厚度，而使靠近漏極一側(cè)的柵介質(zhì)層和靠近源極一側(cè)的柵介質(zhì)層所覆蓋的溝道區(qū)分別為第一閾值電壓區(qū)和第二閾值電壓區(qū)，且第一閾值電壓區(qū)的第一閾值電壓大于第二閾值電壓區(qū)的第二閾值電壓，功函數(shù)層疊加于柵介質(zhì)層上，金屬柵疊加于功函數(shù)層上，使金屬柵與線體、柵介質(zhì)層和功函數(shù)層形成柵極環(huán)繞的柵極結(jié)構(gòu)。

7.根據(jù)權(quán)利要求6所述的并聯(lián)柵極環(huán)繞結(jié)構(gòu)鰭式晶體管，其特征在于，所述線體為硅納米線。

8.根據(jù)權(quán)利要求7所述的并聯(lián)柵極環(huán)繞結(jié)構(gòu)鰭式晶體管，其特征在于，所述線體由形成于半導體襯底表面的鍺硅外延層和硅外延層形成的至少一個疊加層經(jīng)鍺硅刻蝕工藝去除鍺硅外延層而形成。

9.根據(jù)權(quán)利要求1所述的并聯(lián)柵極環(huán)繞結(jié)構(gòu)鰭式晶體管，其特征在于，所述柵介質(zhì)層包括高介電常數(shù)層。

10.根據(jù)權(quán)利要求1所述的并聯(lián)柵極環(huán)繞結(jié)構(gòu)鰭式晶體管，其特征在于，所述并聯(lián)柵極環(huán)繞結(jié)構(gòu)鰭式晶體管為5nm以下工藝節(jié)點的器件。