[發明專利]像素驅動電路及顯示面板

有效

• 申請號: 202010690981.2
• 申請日: 2020-07-17
• 公開（公告）號: CN111768742B
• 公開（公告）日: 2021-06-01
• 發明（設計）人: 曹海明
• 申請（專利權）人: 武漢華星光電技術有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 王芳芳

1.一種像素驅動電路，其特征在于，包括：

第一晶體管、第二晶體管、第三晶體管、第一電容、第二電容、存儲電容和液晶電容，其中，所述第一晶體管、所述第二晶體管、所述第三晶體管均分別包括源極、柵極和漏極，所述第一電容、所述第二電容、所述存儲電容和所述液晶電容均分別包括第一端和第二端；

所述第一晶體管的柵極電性連接第一節點，源極電性連接所述第二電容的第一端，漏極分別電性連接所述存儲電容的第一端和所述液晶電容的第一端；

所述第二晶體管的柵極接入上一行柵極輸出信號(G(n-1))，源極電性接入數據信號，漏極電性連接第一節點；

所述第三晶體管的柵極接入下一行柵極輸出信號(G(n+1))，源極電性連接第一節點，漏極電性連接恒壓低電位(VGL)；

所述第一電容的第一端電性連接第一節點，第二端接入當前行柵極輸出信號(G(n))；

所述第二電容的第一端電性接入數據信號，第二端電性連接第一節點；

所述存儲電容的第一端和所述液晶電容的第一端分別電性連接所述第一晶體管的漏極，第二端分別電性接入公共信號。

2.如權利要求1所述的像素驅動電路，其特征在于，所述像素驅動電路具有預充電階段(B0)、第一升壓階段(B1)、第二升壓階段(B2)、過渡階段(B3)和保持階段(B4)；所述第一晶體管、所述第二晶體管和所述第三晶體管均為N型薄膜晶體管；

在所述預充電階段(B0)，所述第二晶體管打開，所述第三晶體管關閉，上一行柵極輸出信號(G(n-1))導通所述第二晶體管，數據信號將所述第一節點的電位充電至第一電位(V1)；

在所述第一升壓階段(B1)，所述第二晶體管和所述第三晶體管關閉，所述數據信號發出第一高電位信號(S1)，所述當前行柵極輸出信號(G(n))通過所述第一電容將所述第一節點的電位由所述第一電位(V1)提升至第二電位(V2)；

在所述第二升壓階段(B2)，所述第二晶體管和所述第三晶體管關閉，所述數據信號發出第二高電位信號(S2)，通過所述第二電容將所述第一節點的電位由所述第二電位(V2)提升至第三電位(V3)并向所述液晶電容寫入第二高電位信號(S2)；其中，所述第三電位(V3)高于所述柵極輸出信號的高電位(V0)；

在所述過渡階段(B3)，所述第一晶體管、所述第二晶體管關閉和所述第三晶體管均關閉，所述當前行柵極輸出信號(G(n))通過第一電容將所述第一節點的電位由第三電位(V3)降至第四電位(V4)；

在所述保持階段(B4)，所述第一晶體管和所述第二晶體管關閉，所述第三晶體管打開，所述下一行柵極輸出信號(G(n+1))將所述第一節點的電位保持為恒壓低電位(VGL)。

3.如權利要求1所述的像素驅動電路，其特征在于，所述第一晶體管、所述第二晶體管和所述第三晶體管均為氧化物半導體薄膜晶體管。

4.如權利要求1所述的像素驅動電路，其特征在于，所述第一晶體管為氧化物半導體薄膜晶體管，所述第二晶體管和所述第三晶體管均為低溫多晶硅薄膜晶體管。