[發(fā)明專利]半導(dǎo)體器件的制作方法及半導(dǎo)體器件在審
| 申請(qǐng)?zhí)枺?/td> | 202010685965.4 | 申請(qǐng)日: | 2020-07-16 |
| 公開(kāi)(公告)號(hào): | CN111725070A | 公開(kāi)(公告)日: | 2020-09-29 |
| 發(fā)明(設(shè)計(jì))人: | 葛薇薇 | 申請(qǐng)(專利權(quán))人: | 杰華特微電子(杭州)有限公司 |
| 主分類號(hào): | H01L21/336 | 分類號(hào): | H01L21/336;H01L29/78;H01L29/40 |
| 代理公司: | 北京成創(chuàng)同維知識(shí)產(chǎn)權(quán)代理有限公司 11449 | 代理人: | 蔡純;李鎮(zhèn)江 |
| 地址: | 310030 浙江省杭州市西湖區(qū)三墩鎮(zhèn)*** | 國(guó)省代碼: | 浙江;33 |
| 權(quán)利要求書: | 查看更多 | 說(shuō)明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體器件 制作方法 | ||
1.一種半導(dǎo)體器件的制作方法,其特征在于,包括:
在襯底上制作第一導(dǎo)電類型摻雜的外延層;
在所述外延層上表面制作第一導(dǎo)電類型摻雜的漂移區(qū)和第二導(dǎo)電類型摻雜的阱區(qū);
在制作完所述漂移區(qū)的所述外延層上依次制作氧化層和多晶硅層,以第二掩膜版為掩膜,刻蝕所述氧化層和所述多晶硅層,獲得柵極結(jié)構(gòu)和場(chǎng)板結(jié)構(gòu);
在獲得所述柵極結(jié)構(gòu)和所述場(chǎng)板結(jié)構(gòu)后,在所述漂移區(qū)中制作漏端摻雜區(qū),在所述阱區(qū)中制作源端摻雜區(qū)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制作方法,其特征在于,
所述場(chǎng)板結(jié)構(gòu)為分段式結(jié)構(gòu),間隔設(shè)置在所述柵極結(jié)構(gòu)與所述第一摻雜區(qū)之間。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件的制作方法,其特征在于,
所述場(chǎng)板結(jié)構(gòu)的每一段均單獨(dú)電引出。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制作方法,其特征在于,還包括:
在制作完所述源端摻雜區(qū)、所述漏端摻雜區(qū)后,制作電極,將所述柵極結(jié)構(gòu)、所述源端摻雜區(qū)、所述漏端摻雜區(qū)和所述場(chǎng)板結(jié)構(gòu)均電引出,所述場(chǎng)板結(jié)構(gòu)還與所述柵極結(jié)構(gòu)、所述源端摻雜區(qū)和所述漏端摻雜區(qū)中的至少一個(gè)電連接。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制作方法,其特征在于,所述制作第二導(dǎo)電類型摻雜的所述阱區(qū)的步驟包括:
在所述外延層上制作所述柵極結(jié)構(gòu),采用所述柵極結(jié)構(gòu)為掩膜,自對(duì)準(zhǔn)制作所述阱區(qū)。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制作方法,其特征在于,所述源端摻雜區(qū)包括第一導(dǎo)電類型的第三摻雜區(qū),制作所述源端摻雜區(qū)的步驟包括:
采用所述柵極結(jié)構(gòu)為掩膜,自對(duì)準(zhǔn)注入第一導(dǎo)電類型摻雜雜質(zhì),以獲得所述第三摻雜區(qū)。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制作方法,其特征在于,
所述半導(dǎo)體器件為N型LDMOS器件,所述第一導(dǎo)電類型摻雜為N型摻雜,所述第二導(dǎo)電類型摻雜為P型摻雜,或,
所述半導(dǎo)體器件為P型LDMOS器件,所述第一導(dǎo)電類型摻雜為P型摻雜,所述第二導(dǎo)電類型摻雜為N型摻雜。
8.一種半導(dǎo)體器件,其特征在于,包括:
位于襯底上的外延層;
位于所述外延層上表面兩端的漂移區(qū)和阱區(qū);
位于所述阱區(qū)上表面的源端摻雜區(qū);
位于所述漂移區(qū)上表面的漏端摻雜區(qū);
柵極結(jié)構(gòu),位于所述外延層上,連接所述源端摻雜區(qū)與所述漂移區(qū);
場(chǎng)板結(jié)構(gòu),位于所述外延層上,位于所述柵極結(jié)構(gòu)與所述漏端摻雜區(qū)之間,其中,所述場(chǎng)板結(jié)構(gòu)的層結(jié)構(gòu)與所述柵極結(jié)構(gòu)的層結(jié)構(gòu)相同。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件,其特征在于,
所述場(chǎng)板結(jié)構(gòu)為分段式結(jié)構(gòu),間隔分布在所述柵極結(jié)構(gòu)與所述漏端摻雜區(qū)之間。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件,其特征在于,
所述場(chǎng)板結(jié)構(gòu)的每一段均單獨(dú)電引出。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于杰華特微電子(杭州)有限公司,未經(jīng)杰華特微電子(杭州)有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010685965.4/1.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





