[發明專利]半導體結構及其制備方法

在審

• 申請號: 202010685792.6
• 申請日: 2020-07-16
• 公開（公告）號: CN113948475A
• 公開（公告）日: 2022-01-18
• 發明（設計）人: 盧經文;洪海涵;朱柄宇
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L27/108
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 楊明莉

1.一種半導體結構的制備方法，其特征在于，包括：

提供基底；

于所述基底的上表面形成第一圖形，所述第一圖形包括第一主體及第一側墻，所述第一側墻覆蓋所述第一主體的側壁；

形成填充層，所述填充層覆蓋所述第一側墻并填充相鄰的所述第一圖形之間的間隙；

對所述第一圖形的頂部進行刻蝕，以得到第二主體與第二側墻以及位于所述第二側墻上表面的凸起，所述第二側墻覆蓋所述第二主體的側壁，所述凸起的頂部至少高于所述第二主體的頂部。

2.根據權利要求1所述的半導體結構的制備方法，其特征在于，所述于所述基底的上表面形成第一圖形包括：

于所述基底上表面形成包括位線阻擋層、位線導電層以及位線絕緣層的位線材料疊層；

對所述位線材料疊層進行刻蝕，以得到若干所述第一主體，相鄰的所述第一主體之間具有間隙并暴露出所述基底；

于所述第一主體的側壁形成所述第一側墻。

3.根據權利要求2所述的半導體結構的制備方法，其特征在于，所述于所述第一主體的側壁形成所述第一側墻包括：

于所述第一主體的側壁形成第一側壁間隔層；

于所述第一側壁間隔層的側壁形成第二側壁間隔層；

于所述第二側壁間隔層的側壁形成第三側壁間隔層；

其中，所述第一側壁間隔層、所述第二側壁間隔層和所述第三側壁間隔層共同構成所述第一側墻。

4.根據權利要求3所述的半導體結構的制備方法，其特征在于，所述對所述第一圖形的頂部進行刻蝕包括：

對所述第一側壁間隔層、所述第三側壁間隔層和所述第一主體進行刻蝕，以暴露出部分所述第二側壁間隔層作為所述凸起。

5.根據權利要求1所述的半導體結構的制備方法，其特征在于，所述形成填充層包括：

于所述第一圖形的表面形成填充材料層并填充相鄰的所述第一圖形之間的間隙；

對所述填充材料層進行刻蝕，以暴露出所述第一圖形的頂部。

6.根據權利要求2所述的半導體結構的制備方法，其特征在于，所述對所述第一圖形的頂部進行刻蝕之后，還包括：

于所述凸起的側面形成位線掩膜層；

以所述位線掩膜層和所述凸起作為掩膜，刻蝕各所述第二主體得到對應相鄰的兩個第三主體，同時得到對應相鄰的兩個所述第三主體之間的間隙暴露出部分所述基底；

去除所述位線掩膜層和所述凸起，以暴露出所述第三主體的上表面；

于對應相鄰的兩個所述第三主體之間相對的側壁形成第三側墻；

去除所述填充層，以暴露出所述第二側墻。

7.根據權利要求6所述的半導體結構的制備方法，其特征在于，所述于所述凸起的側面形成位線掩膜層包括：

采用單原子層沉積工藝于所述填充層的上表面、所述凸起的表面以及所述第二主體的上表面形成位線掩膜材料層；

對所述位線掩膜材料層進行刻蝕，僅保留位于所述凸起的側面的部分所述位線掩膜材料層作為所述位線掩膜層。

8.根據權利要求6所述的半導體結構的制備方法，其特征在于，所述去除所述位線掩膜層和所述凸起，以暴露出所述第三主體的上表面包括：

于對應相鄰的兩個所述第三主體之間的間隙內形成犧牲層，所述犧牲層的高度不高于所述第三主體的高度且不低于所述第三主體中的所述位線導電層部分的高度；

對所述位線掩膜層和所述凸起進行刻蝕，以暴露出所述第三主體的上表面。

9.根據權利要求6所述的半導體結構的制備方法，其特征在于，所述于所述相鄰兩個第三主體之間相對的側壁形成第三側墻包括：

于對應相鄰的兩個所述第三主體之間的相對的側壁形成第四側壁間隔層；

于所述第四側壁間隔層的側壁形成第五側壁間隔層；

于所述第五側壁間隔層的側壁形成第六側壁間隔層；

其中，所述第四側壁間隔層、所述第五側壁間隔層和所述第六側壁間隔層共同構成所述第三側墻。