[發明專利]半導體器件

在審

• 申請號: 202010681259.2
• 申請日: 2020-07-15
• 公開（公告）號: CN112310221A
• 公開（公告）日: 2021-02-02
• 發明（設計）人: 林杠默;金相秀;樸雨錫;朱大權
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L21/336
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 李娜;王占杰

提供一種包括位于襯底上的有源區的半導體器件。多個溝道層在所述有源區上間隔開。設置柵極結構。所述柵極結構與所述有源區和所述多個溝道層相交。所述柵極結構圍繞所述多個溝道層。源極/漏極區在所述柵極結構的至少一側設置在所述有源區上。所述源極/漏極區與所述多個溝道層接觸。下絕緣層在所述源極/漏極區上設置在所述柵極結構的側表面之間。接觸插塞穿過所述下絕緣層。所述接觸插塞接觸所述源極/漏極區。隔離結構在所述襯底上與所述有源區相交，并且設置在彼此相鄰的所述源極/漏極區之間。每個所述柵極結構包括包含彼此不同的材料的柵電極和柵極覆蓋層。

相關申請的交叉引用

本申請要求于2019年7月30日在韓國知識產權局提交的韓國專利申請No.10-2019-0092590的優先權，該韓國專利申請的公開內容通過引用整體合并于此。

技術領域

本發明構思涉及包括包含彼此不同的材料的柵極隔離結構和柵極覆蓋層的半導體器件。

背景技術

隨著對半導體器件的高性能、高速度和多功能性的需求增加，半導體器件的集成密度也增加了。當制造具有微圖案的半導體器件以跟上半導體器件的高集成密度的趨勢時，微圖案之間需要微寬度或微距離。然而，由于平面金屬氧化物半導體場效應晶體管(MOSFET)的減小的尺寸，可能會使操作性能受損。因此，還開發了包括鰭式場效應晶體管(FinFET)的半導體器件，該鰭式場效應晶體管包括具有三維結構的溝道。

發明內容

根據本發明構思的示例性實施例，提供一種包括位于襯底上的有源區的半導體器件。多個溝道層在所述有源區上間隔開。設置柵極結構。所述柵極結構與所述有源區和所述多個溝道層相交。所述柵極結構圍繞所述多個溝道層。源極/漏極區在所述柵極結構的至少一側設置在所述有源區上。所述源極/漏極區與所述多個溝道層接觸。下絕緣層在所述源極/漏極區上設置在所述柵極結構的側表面之間。接觸插塞穿過所述下絕緣層。所述接觸插塞接觸所述源極/漏極區。隔離結構在所述襯底上與所述有源區相交，并且設置在彼此相鄰的所述源極/漏極區之間。每個所述柵極結構包括包含彼此不同的材料的柵電極和柵極覆蓋層。

根據本發明構思的示例性實施例，所述隔離結構和所述下絕緣層包括彼此不同的材料。

根據本發明構思的示例性實施例，所述隔離結構包括SiO、SiN、SiCN、SiOC、SiON和/或SiOCN。

根據本發明構思的示例性實施例，所述隔離結構的側表面與彼此相鄰的所述源極/漏極區接觸。

根據本發明構思的示例性實施例，所述隔離結構的下端設置在所述有源區的下端下方。

根據本發明構思的示例性實施例，每個所述柵極結構包括設置在所述柵電極的側表面上的間隔物層。

根據本發明構思的示例性實施例，所述間隔物層的上表面和所述柵極覆蓋層的上表面彼此基本共面。

根據本發明構思的示例性實施例，所述間隔物層的至少一部分設置在所述隔離結構的側表面上。

根據本發明構思的示例性實施例，內部間隔物層設置在所述柵極結構的在所述第一方向上的相對側并且設置在所述多個溝道層中的每個溝道層的下表面上。所述內部間隔物層具有與所述多個溝道層的外側表面基本共面的外側表面。

根據本發明構思的示例性實施例，所述隔離結構與所述下絕緣層和所述源極/漏極區接觸。