[發明專利]一種基于FPGA的SoC原型驗證系統

有效

• 申請號: 202010680950.9
• 申請日: 2020-07-15
• 公開（公告）號: CN111898328B
• 公開（公告）日: 2022-08-02
• 發明（設計）人: 侯慶慶;桂江華;李文學;魏江杰;楊楚瑋;楊露
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: G06F30/33
• 分類號: G06F30/33;G06F117/08
• 代理公司: 無錫派爾特知識產權代理事務所(普通合伙) 32340
• 代理人: 楊立秋

1.一種基于FPGA的SoC原型驗證系統，其特征在于，包括FPGA、SPI模塊、SCI模塊、GMAC模塊、CAN模塊、AD9653模塊、ADS5409模塊、AD9779模塊、JTAG接口、QTH接口、時鐘模塊和電源模塊；

FPGA為SoC原型驗證系統的核心；SPI模塊、GMAC模塊和CAN模塊對各自外設進行功能驗證，SPI模塊同時配置AD9653模塊、ADS5409模塊、AD9779模塊、時鐘模塊中的芯片AD9518；JTAG接口用于加載使用SoC程序；FPGA部分引腳通過QTH接口與外部擴展板卡連接；時鐘模塊為整個系統提供時鐘；電源模塊對整個系統供電；

SoC芯片內包括可重構算法單元，AD9653模塊和ADS5409模塊采集的信號，經可重構算法單元處理后，由AD9779模塊轉換成模擬信號輸出；將SoC芯片的ASIC代碼轉換為RTL代碼，在FPGA上直接運行；

所述FPGA、SPI模塊、SCI模塊、GMAC模塊、CAN模塊、AD9653模塊、ADS5409模塊、AD9779模塊、JTAG接口、QTH接口、時鐘模塊和電源模塊均集成在一塊電路板上。

2.如權利要求1所述的基于FPGA的SoC原型驗證系統，其特征在于，所述GMAC模塊使用的PHY芯片為88E1111-B2-RCJ1C000，支持1000/100/10Mbps工作模式，支持GMII/MII以及SGMII接口，通過RJ45接口與外部互聯完成數據傳輸。

3.如權利要求1所述的基于FPGA的SoC原型驗證系統，其特征在于，所述時鐘模塊包括型號為AD9518和AD9514的兩款時鐘管理芯片；

芯片AD9518的參考時鐘由晶振或外部通過SMA接口提供，FPGA通過SPI接口完成對芯片AD9518的配置，并提供時鐘給AD9653模塊、AD9779模塊和FPGA；

芯片AD9514的參考時鐘由外部通過SMA接口提供，輸出2組LVPECL時鐘提供給ADS5409模塊。

4.如權利要求1所述的基于FPGA的SoC原型驗證系統，其特征在于，AD9653模塊為4通道、16位、125MSPS模數轉換器，FPGA通過SPI模塊完成對AD9653模塊的配置，AD9653模塊輸出的數字信號、數據時鐘輸出和幀時鐘輸出與FPGA互聯。

5.如權利要求1所述的基于FPGA的SoC原型驗證系統，其特征在于，ADS5409模塊為雙通道、12位、900MSPS模數轉換器，FPGA通過SPI模塊完成對ADS5409模塊的配置，ADS5409模塊輸出的數字信號、數據時鐘輸出和超量程輸出與FPGA互聯。

6.如權利要求1所述的基于FPGA的SoC原型驗證系統，其特征在于，AD9779模塊為雙通道、16位、高動態范圍數模轉換器，FPGA通過SPI模塊完成對AD9779模塊的配置。

7.如權利要求1所述的基于FPGA的SoC原型驗證系統，其特征在于，所述QTH接口與所述FPGA互聯，所述FPGA通過所述QTH接口與外部擴展板卡連接，滿足系統功能的其他需求。

8.如權利要求1所述的基于FPGA的SoC原型驗證系統，其特征在于，所述FPGA型號為XCVU440-FLGA2892-1-C。