[發明專利]一種基于FPGA的SoC原型驗證系統

有效

• 申請號: 202010680950.9
• 申請日: 2020-07-15
• 公開（公告）號: CN111898328B
• 公開（公告）日: 2022-08-02
• 發明（設計）人: 侯慶慶;桂江華;李文學;魏江杰;楊楚瑋;楊露
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: G06F30/33
• 分類號: G06F30/33;G06F117/08
• 代理公司: 無錫派爾特知識產權代理事務所(普通合伙) 32340
• 代理人: 楊立秋

本發明公開一種基于FPGA的SoC原型驗證系統，屬于SoC芯片設計技術領域。所述基于FPGA的SoC原型驗證系統包括FPGA、SPI模塊、SCI模塊、GMAC模塊、CAN模塊、AD9653模塊、ADS5409模塊、AD9779模塊、JTAG接口、QTH接口、時鐘模塊和電源模塊，利用FPGA作為SoC芯片驗證的主要載體，模擬SoC芯片的實際運行,可滿足SoC內嵌可重構算法單元驗證的需求，AD9653/ADS5409采集的信號，經可重構算法單元處理后，由AD9779轉換成模擬信號輸出。用本系統對芯片進行軟硬件的協同驗證，增加驗證的覆蓋率，查找設計中是否存在缺陷，彌補了仿真驗證速度問題，保證SoC設計的可靠性和正確性。

技術領域

本發明涉及SoC芯片設計技術領域，滿足FPGA原型驗證需求，尤其是SoC芯片內嵌可重構算法。

背景技術

隨著電子整機系統對小型化、高性能、多功能、高可靠和低成本的要求越來越高，需要在保證系統可靠性的前提下，最大程度提高系統的集成度。整機中的算法單元使用硬件進行實現，嵌入到芯片設計中，目前內嵌可重構算法的SoC能夠滿足電子整機系統發展的需求，在軍用電子系統中應用廣泛。為保證SoC設計的可靠性和正確性，模擬芯片的實際應用，FPGA是驗證階段的重要載體，把ASIC設計轉換為RTL代碼，在FPGA上可直接運行，將仿真在硬件上進行實現，對芯片進行軟硬件的協同驗證，增加驗證的覆蓋率，查找設計中是否存在缺陷，彌補了仿真驗證速度問題。

發明內容

本發明的目的在于提供一種基于FPGA的SoC原型驗證系統，以實現對SoC芯片進行驗證。

為解決上述技術問題，本發明提供一種基于FPGA的SoC原型驗證系統，包括FPGA、SPI模塊、SCI模塊、GMAC模塊、CAN模塊、AD9653模塊、ADS5409模塊、AD9779模塊、JTAG接口、QTH接口、時鐘模塊和電源模塊；

FPGA為SoC原型驗證系統的核心；SPI模塊、GMAC模塊和CAN模塊對各自外設進行功能驗證，SPI模塊同時配置AD9653模塊、ADS5409模塊、AD9779模塊、時鐘模塊中的芯片AD9518；JTAG接口用于加載使用SoC程序；FPGA部分引腳通過QTH接口與外部擴展板卡連接；時鐘模塊為整個系統提供時鐘；電源模塊對整個系統供電；

SoC芯片內包括可重構算法單元，AD9653模塊和ADS5409模塊采集的信號，經可重構算法單元處理后，由AD9779模塊轉換成模擬信號輸出；將SoC芯片的ASIC代碼轉換為RTL代碼，在FPGA上直接運行。

可選的，所述GMAC模塊使用的PHY芯片為88E1111-B2-RCJ1C000，支持1000/100/10Mbps工作模式，支持GMII/MII，SGMII接口，通過RJ45接口與外部互聯完成數據傳輸。

可選的，所述時鐘模塊包括型號為AD9518和AD9514的兩款時鐘管理芯片；

芯片AD9518的參考時鐘由晶振或外部通過SMA接口提供，FPGA通過SPI接口完成對芯片AD9518的配置，并提供時鐘給AD9653、AD9779和FPGA；

芯片AD9514的參考時鐘由外部通過SMA接口提供，輸出2組LVPECL時鐘提供給ADS5409。

可選的，AD9653為4通道、16位、125MSPS模數轉換器，FPGA通過SPI接口完成對AD9653的配置，AD9653輸出的數字信號、數據時鐘輸出和幀時鐘輸出與FPGA互聯。

可選的，ADS5409為雙通道、12位、900MSPS模數轉換器，FPGA通過SPI接口完成對ADS5409的配置，ADS5409輸出的數字信號、數據時鐘輸出和超量程輸出與FPGA互聯。

可選的，AD9779為雙通道、16位、高動態范圍數模轉換器，FPGA通過SPI接口完成對AD9779的配置。