[發(fā)明專利]基于PLC陣列的數(shù)據(jù)調(diào)度方法、介質(zhì)、PLC設(shè)備及調(diào)度系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 202010675363.0
• 申請(qǐng)日: 2020-07-14
• 公開(kāi)（公告）號(hào): CN111830895B
• 公開(kāi)（公告）日: 2022-03-15
• 發(fā)明（設(shè)計(jì)）人: 徐如;葉小令;郭從建;林春惠
• 申請(qǐng)（專利權(quán)）人: 上海海得自動(dòng)化控制軟件有限公司
• 主分類號(hào): G05B19/05
• 分類號(hào): G05B19/05
• 代理公司: 上海光華專利事務(wù)所(普通合伙) 31219
• 代理人: 徐秋平

1.一種基于PLC陣列的數(shù)據(jù)調(diào)度方法，其特征在于，所述基于PLC陣列的數(shù)據(jù)調(diào)度方法包括：

在時(shí)間敏感網(wǎng)絡(luò)的CPU程序中，獲取一個(gè)PLC節(jié)點(diǎn)與該P(yáng)LC節(jié)點(diǎn)以外的至少一個(gè)PLC節(jié)點(diǎn)通信時(shí)的延時(shí)時(shí)間；確定至少一個(gè)所述延時(shí)時(shí)間中的最大延時(shí)時(shí)間；根據(jù)所述最大延時(shí)時(shí)間和該P(yáng)LC節(jié)點(diǎn)自身的最大延時(shí)時(shí)間確定所述時(shí)間敏感網(wǎng)絡(luò)的網(wǎng)絡(luò)最大延時(shí)；將所述網(wǎng)絡(luò)最大延時(shí)與該P(yáng)LC節(jié)點(diǎn)的CPU輪詢時(shí)間的比值加1后作為所述最小延時(shí)周期；獲取參與所述時(shí)間敏感網(wǎng)絡(luò)的各PLC節(jié)點(diǎn)的CPU識(shí)別碼、流水號(hào)及指令；所述CPU識(shí)別碼用于標(biāo)識(shí)各所述PLC節(jié)點(diǎn)的CPU；

根據(jù)所述CPU識(shí)別碼和流水號(hào)確定每個(gè)所述PLC節(jié)點(diǎn)的指令執(zhí)行順序；

按照所述指令執(zhí)行順序和每個(gè)所述PLC節(jié)點(diǎn)的延遲時(shí)間確定所述指令的發(fā)送時(shí)間。

2.根據(jù)權(quán)利要求1所述的基于PLC陣列的數(shù)據(jù)調(diào)度方法，其特征在于，所述獲取一個(gè)PLC節(jié)點(diǎn)與該P(yáng)LC節(jié)點(diǎn)以外的至少一個(gè)PLC節(jié)點(diǎn)通信時(shí)的延時(shí)時(shí)間的步驟包括：

獲取所述時(shí)間敏感網(wǎng)絡(luò)的CPU程序訪問(wèn)表；

在所述CPU程序訪問(wèn)表中獲取一個(gè)PLC節(jié)點(diǎn)與該P(yáng)LC節(jié)點(diǎn)以外的至少一個(gè)PLC節(jié)點(diǎn)通信時(shí)的延時(shí)時(shí)間。

3.根據(jù)權(quán)利要求1所述的基于PLC陣列的數(shù)據(jù)調(diào)度方法，其特征在于，所述CPU識(shí)別碼的確定步驟包括：

確定一PLC節(jié)點(diǎn)，獲取該P(yáng)LC節(jié)點(diǎn)以外的至少一個(gè)PLC節(jié)點(diǎn)的CPU程序的md5值；

判斷多個(gè)所述md5值是否相同；

若是，將相同的md5值對(duì)應(yīng)的PLC節(jié)點(diǎn)設(shè)為相同的CPU識(shí)別碼；

若否，將不同的md5值對(duì)應(yīng)的PLC節(jié)點(diǎn)分別設(shè)為不同的CPU識(shí)別碼。

4.根據(jù)權(quán)利要求1所述的基于PLC陣列的數(shù)據(jù)調(diào)度方法，其特征在于，在所述獲取參與所述時(shí)間敏感網(wǎng)絡(luò)的各PLC節(jié)點(diǎn)的CPU識(shí)別碼、流水號(hào)及指令的步驟之后，根據(jù)所述CPU識(shí)別碼和流水號(hào)確定每個(gè)所述PLC節(jié)點(diǎn)的指令執(zhí)行順序的步驟之前，所述基于PLC陣列的數(shù)據(jù)調(diào)度方法還包括：

根據(jù)各所述PLC節(jié)點(diǎn)的CPU識(shí)別碼判斷各所述PLC節(jié)點(diǎn)構(gòu)成的程序互訪組是否可以并行處理；若是，根據(jù)所述CPU識(shí)別碼在所述程序互訪組內(nèi)的順序、掃描周期以及CPU識(shí)別碼的數(shù)目確定每個(gè)所述PLC節(jié)點(diǎn)對(duì)應(yīng)的延遲時(shí)間；若否，進(jìn)行報(bào)警。

5.根據(jù)權(quán)利要求4所述的基于PLC陣列的數(shù)據(jù)調(diào)度方法，其特征在于，所述根據(jù)各所述PLC節(jié)點(diǎn)的CPU識(shí)別碼判斷各所述PLC節(jié)點(diǎn)構(gòu)成的程序互訪組是否可以并行處理的步驟包括：

判斷所述程序互訪組內(nèi)CPU識(shí)別碼的個(gè)數(shù)是否大于最大并行處理組數(shù)；其中，所述最大并行處理組數(shù)為所述PLC節(jié)點(diǎn)的CPU輪詢時(shí)間與所述PLC節(jié)點(diǎn)中模塊采樣周期的比值；

若是，進(jìn)行報(bào)警；若否，確定所述程序互訪組內(nèi)PLC節(jié)點(diǎn)與該P(yáng)LC節(jié)點(diǎn)以外的至少一個(gè)PLC節(jié)點(diǎn)通信時(shí)的延時(shí)時(shí)間。

6.一種介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)程序，其特征在于，該計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)權(quán)利要求1至5中任一項(xiàng)所述的基于PLC陣列的數(shù)據(jù)調(diào)度方法。

7.一種PLC設(shè)備，其特征在于，包括：處理器及存儲(chǔ)器；

所述存儲(chǔ)器用于存儲(chǔ)CPU程序和序列化程序，所述處理器用于執(zhí)行所述存儲(chǔ)器存儲(chǔ)的CPU程序和序列化程序，以使所述PLC設(shè)備執(zhí)行如權(quán)利要求1至5中任一項(xiàng)所述的基于PLC陣列的數(shù)據(jù)調(diào)度方法。

8.一種基于PLC陣列的數(shù)據(jù)調(diào)度系統(tǒng)，其特征在于，所述基于PLC陣列的數(shù)據(jù)調(diào)度系統(tǒng)包括：至少兩臺(tái)PLC設(shè)備；

所述PLC設(shè)備包括控制模塊和至少一個(gè)數(shù)據(jù)模塊；所述控制模塊中設(shè)有CPU程序和序列化程序；

至少兩臺(tái)PLC設(shè)備構(gòu)成一時(shí)間敏感型網(wǎng)絡(luò)，其中，每一個(gè)所述PLC設(shè)備作為一個(gè)PLC節(jié)點(diǎn)；

所述PLC設(shè)備用于在所述時(shí)間敏感網(wǎng)絡(luò)的CPU程序中，獲取一個(gè)PLC節(jié)點(diǎn)與該P(yáng)LC節(jié)點(diǎn)以外的至少一個(gè)PLC節(jié)點(diǎn)通信時(shí)的延時(shí)時(shí)間；確定至少一個(gè)所述延時(shí)時(shí)間中的最大延時(shí)時(shí)間；根據(jù)所述最大延時(shí)時(shí)間和該P(yáng)LC節(jié)點(diǎn)自身的最大延時(shí)時(shí)間確定所述時(shí)間敏感網(wǎng)絡(luò)的網(wǎng)絡(luò)最大延時(shí)；將所述網(wǎng)絡(luò)最大延時(shí)與該P(yáng)LC節(jié)點(diǎn)的CPU輪詢時(shí)間的比值加1后作為所述最小延時(shí)周期；獲取參與所述時(shí)間敏感網(wǎng)絡(luò)的各PLC節(jié)點(diǎn)的CPU識(shí)別碼、流水號(hào)及指令；所述CPU識(shí)別碼用于標(biāo)識(shí)各所述PLC節(jié)點(diǎn)的CPU；根據(jù)所述CPU識(shí)別碼和流水號(hào)確定每個(gè)所述PLC節(jié)點(diǎn)的指令執(zhí)行順序；按照所述指令執(zhí)行順序和每個(gè)所述PLC節(jié)點(diǎn)的延遲時(shí)間確定所述指令的發(fā)送時(shí)間。