[發明專利]半導體裝置結構的形成方法

在審

• 申請號: 202010668082.2
• 申請日: 2020-07-13
• 公開（公告）號: CN112509977A
• 公開（公告）日: 2021-03-16
• 發明（設計）人: 林志昌;林群雄;王志豪
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088;H01L29/78
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 聶慧荃;閆華

本發明實施例提供一種半導體裝置結構的形成方法。此方法包含在基底上方形成第一柵極堆疊，基底具有基座和在基座上方的第一鰭片結構，并且第一柵極堆疊包覆環繞第一鰭片結構的第一上部周圍。此方法包含部分地移除未被第一柵極堆疊覆蓋的第一鰭片結構。此方法包含在第一鰭片結構的第一側壁上方形成第一掩膜層。此方法包含在第一掩膜層覆蓋第一側壁的同時，在第一鰭片結構的第二側壁上方形成第一應力物，第一側壁與第二側壁相對，此方法包含移除第一掩膜層。此方法包含在基座和第一應力物上方形成介電層，介電層覆蓋第一側壁。

技術領域

本發明實施例涉及半導體制造技術，尤其涉及半導體裝置結構及其形成方法。

背景技術

半導體集成電路(integrated circuit，IC)產業經歷了快速的成長。集成電路材料和設計上的技術進展已產生了數個世代的集成電路。每一世代皆較前一世代具有更小且更復雜的電路。然而，這樣的進展增加了加工和制造集成電路的復雜度。

在集成電路演進的歷程中，當幾何尺寸(也就是使用生產工藝可以產生的最小元件或線)縮減時，功能密度(也就是單位芯片面積的內連接裝置數量)通常也增加。這種尺寸微縮的工藝通常通過提高生產效率及降低相關成本而提供一些效益。

然而，由于部件尺寸持續減小，生產工藝持續變得更難以進行。因此，以越來越小的尺寸形成可靠的半導體裝置是一項挑戰。

發明內容

根據一些實施例提供半導體裝置結構的形成方法。此方法包含在基底上方形成第一柵極堆疊。基底具有基座和在基座上方的第一鰭片結構，且第一柵極堆疊包覆環繞第一鰭片結構的第一上部。此方法包含部分地移除未被第一柵極堆疊覆蓋的第一鰭片結構，此方法包含在第一鰭片結構的第一側壁上方形成第一掩膜層。此方法包含在第一掩膜層覆蓋第一側壁的同時，在第一鰭片結構的第二側壁上方形成第一應力物。第一側壁與第二側壁相對。此方法包含移除第一掩膜層。此方法包含在基座和第一應力物上方形成介電層，介電層覆蓋第一側壁。

根據另一些實施例提供半導體裝置結構的形成方法。此方法包含在基底上方形成第一柵極堆疊和第二柵極堆疊。基底具有基座、在基座上方的第一多層堆疊和第二多層堆疊。第一柵極堆疊包覆環繞第一多層堆疊，且第二柵極包覆堆疊環繞第二多層堆疊。此方法包含在第一多層堆疊的第一側壁上方形成第一掩膜層。此方法包含在第一掩膜層覆蓋第一多層堆疊的第一側壁的同時，在第二多層堆疊的第二側壁上方形成第一應力物。此方法包含移除第一掩膜層。此方法包含在第一應力物和基座上方形成介電層，介電層覆蓋第一側壁。

根據又另一些實施例提供半導體裝置結構。此半導體裝置結構包含基底，基底具有基座和在基座上方的第一多層堆疊，此半導體裝置結構包含在基底上方的第一柵極堆疊。第一柵極堆疊包覆環繞第一多層堆疊，此半導體裝置結構包含在第一柵極堆疊的第一側壁上方的第一間隔物，其中第一間隔物的第二側壁與第一多層堆疊的第三側壁大致上共平面。此半導體裝置結構包含在基座上方并覆蓋第三側壁的介電層。此半導體裝置結構包含在第一多層堆疊的第四側壁上方的應力物，第三側壁與第四側壁相對。

附圖說明

通過以下的詳細描述配合所附附圖，可以更加理解本發明實施例的內容。需強調的是，根據產業上的標準慣例，許多部件并未按照比例繪制。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。

圖1A～圖1M是根據一些實施例的用于形成半導體裝置結構的工藝的各個階段的透視圖。

圖1E-1是根據一些實施例的沿著圖1E中的剖面線I-I’示出的半導體裝置結構的剖面示意圖。

圖1F-1是根據一些實施例的沿著圖1F中的剖面線I-I’示出的半導體裝置結構的剖面示意圖。

圖1G-1是根據一些實施例的圖1G的半導體裝置結構的俯視圖。

圖1G-2是根據一些實施例的沿著圖1G-1中的剖面線I-I’示出的半導體裝置結構的剖面示意圖。