[發(fā)明專利]一種多通道并行測試校準(zhǔn)方法

有效

• 申請?zhí)枺?/td>: 202010663314.5
• 申請日: 2020-07-10
• 公開（公告）號: CN111786768B
• 公開（公告）日: 2022-08-09
• 發(fā)明（設(shè)計）人: 王燕;任成喜;張紅兵
• 申請（專利權(quán)）人: 中國電子科技集團(tuán)公司第十四研究所
• 主分類號: H04L7/00
• 分類號: H04L7/00;G01R31/3167
• 代理公司: 南京知識律師事務(wù)所 32207
• 代理人: 高嬌陽

本發(fā)明公開了一種多通道并行測試校準(zhǔn)方法，步驟包括信號分配和系統(tǒng)校準(zhǔn)，所述信號分配包括信號分配及校準(zhǔn)子卡選擇高穩(wěn)定度、低相噪恒溫晶振作為時鐘源，產(chǎn)生系統(tǒng)所需的100MHz參考時鐘，經(jīng)過高品質(zhì)時鐘驅(qū)動器分配輸出；經(jīng)分配而來的工作時鐘，經(jīng)過時鐘驅(qū)動器至少輸出20路送給測試模塊；系統(tǒng)控制模塊將控制命令與參考時鐘同步后輸出給信號分配子卡，由信號分配子卡驅(qū)動20路分別送給各測試模塊；所述系統(tǒng)校準(zhǔn)包括統(tǒng)控制板及背板校準(zhǔn)；模塊時鐘、觸發(fā)信號校準(zhǔn)；模塊通道校準(zhǔn)。本發(fā)明可以實現(xiàn)數(shù)字模塊1Gbps數(shù)據(jù)速率，±100ps的通道間同步精度，實現(xiàn)多通道、高速率和高同步數(shù)字測試激勵信號的產(chǎn)生。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路綜合測試技術(shù)，特別是一種多通道并行測試校準(zhǔn)方法。

背景技術(shù)

集成電路綜合測試儀從最初的單品種測試設(shè)備發(fā)展到混合電路測試設(shè)備，測試速率從數(shù)十兆發(fā)展到數(shù)千兆，模塊通道數(shù)從幾十通道發(fā)展到數(shù)千通道，通道間同步精度的要求越來越高。

研制的芯片綜合測試儀數(shù)字通道需實現(xiàn)1Gbps數(shù)據(jù)速率、1024個通道、±100ps邊沿定位精度的數(shù)字集成電路測試能力。要實現(xiàn)所有通道的高精度同步，難度很大。為滿足高速率多通道數(shù)據(jù)的一致性和同步，滿足多通道同步精度小于±100ps要求，需要進(jìn)行通道間的精確校準(zhǔn)，高精度的同步誤差測量和補償控制是必不可少的兩個條件，可通過控制模塊的數(shù)據(jù)傳輸、輸出同步補償控制、同步誤差測量等功能來實現(xiàn)。

發(fā)明內(nèi)容

針對現(xiàn)有技術(shù)中存在的問題，本發(fā)明提供了一種可以實現(xiàn)數(shù)字模塊1Gbps數(shù)據(jù)速率，±100ps的通道間同步精度，實現(xiàn)多通道、高速率和高同步數(shù)字測試激勵信號的產(chǎn)生，突破高精度通道延時測量技術(shù)和高精度誤差補償技術(shù)，提升國產(chǎn)集成電路綜合測試儀數(shù)字測試技術(shù)的水平的多通道并行測試校準(zhǔn)方法。

本發(fā)明的目的通過以下技術(shù)方案實現(xiàn)。

一種多通道并行測試校準(zhǔn)方法，步驟包括信號分配和系統(tǒng)校準(zhǔn)，所述信號分配包括信號分配及校準(zhǔn)子卡選擇高穩(wěn)定度、低相噪恒溫晶振作為時鐘源，產(chǎn)生系統(tǒng)所需的100MHz參考時鐘，經(jīng)過高品質(zhì)時鐘驅(qū)動器分配輸出；經(jīng)分配而來的工作時鐘，經(jīng)過時鐘驅(qū)動器至少輸出20路送給測試模塊；系統(tǒng)控制模塊將控制命令與參考時鐘同步后輸出給信號分配子卡，由信號分配子卡驅(qū)動20路分別送給各測試模塊；所述系統(tǒng)校準(zhǔn)分為三部分：一是統(tǒng)控制板及背板校準(zhǔn)；二是模塊時鐘、觸發(fā)信號校準(zhǔn)；三是模塊通道校準(zhǔn)。

所述經(jīng)過高品質(zhì)時鐘驅(qū)動器分配輸出具體為其中1路用于分頻產(chǎn)生測試模塊所需的工作時鐘，1路送給系統(tǒng)控制模塊，20路送給測試模塊。

所述統(tǒng)控制板及背板校準(zhǔn)，校準(zhǔn)的信號包括系統(tǒng)時鐘、校準(zhǔn)信號、觸發(fā)信號。

所述模塊時鐘、觸發(fā)信號校準(zhǔn)，時鐘、觸發(fā)等信號經(jīng)過分配后，經(jīng)板間連接器送到各模塊，必定會帶來延時誤差，對不同組的時鐘增加測試點，通過高采樣率示波器對信號采集，得到不同信號間的延時誤差，控制延時單元進(jìn)行調(diào)整，實現(xiàn)同步校準(zhǔn)。

所述模塊通道校準(zhǔn)，由模塊內(nèi)部自動完成，包括三個階段：采集通路校準(zhǔn)、發(fā)送通路校準(zhǔn)和DIB延時校準(zhǔn)。

設(shè)計將所有子卡驅(qū)動分配后的時鐘信號都引至子卡測試板SMP連接器座，借助多通道示波器測量出通道間信號偏差，然后利用測試板FPGA控制延遲芯片對路徑短延遲小的通道增加延遲，實現(xiàn)各通道延遲近似相同。

設(shè)計信號分配及校準(zhǔn)子卡測試板，包含控制信號同步輸出功能塊，控制信號同步檢測功能塊、時鐘信號輸入測量功能塊和時鐘信號同步控制功能塊，測試板上FPGA使用來自子卡的1路參考時鐘將三類控制信號同步后輸出，三類控制信號進(jìn)入子卡經(jīng)多通道分配驅(qū)動后，再次進(jìn)入測試板的FPGA，所述FPGA通過檢測邏輯可以判斷20路控制信號的同步一致性是否滿足指標(biāo)要求，利用示波器可以測量進(jìn)入子卡測試板的多通道時鐘同步偏差，然后通過時鐘信號控制器輸入合適參數(shù)，調(diào)節(jié)延遲芯片NB6L295的延遲時間，實現(xiàn)時鐘信號同步一致性要求。

相比于現(xiàn)有技術(shù)，本發(fā)明的優(yōu)點在于：