[發明專利]一種多通道并行測試校準方法

有效

• 申請號: 202010663314.5
• 申請日: 2020-07-10
• 公開（公告）號: CN111786768B
• 公開（公告）日: 2022-08-09
• 發明（設計）人: 王燕;任成喜;張紅兵
• 申請（專利權）人: 中國電子科技集團公司第十四研究所
• 主分類號: H04L7/00
• 分類號: H04L7/00;G01R31/3167
• 代理公司: 南京知識律師事務所 32207
• 代理人: 高嬌陽

1.一種多通道并行測試校準方法，其特征在于步驟包括信號分配和系統校準，所述信號分配包括信號分配及校準子卡選擇高穩定度、低相噪恒溫晶振作為時鐘源，產生系統所需的100MHz參考時鐘，經過高品質時鐘驅動器分配輸出；經分配而來的工作時鐘，經過時鐘驅動器至少輸出20路送給測試模塊；系統控制模塊將控制命令與參考時鐘同步后輸出給信號分配子卡，由信號分配子卡驅動20路分別送給各測試模塊；所述系統校準分為三部分：一是統控制板及背板校準；二是模塊時鐘、觸發信號校準；三是模塊通道校準。

2.根據權利要求1所述的一種多通道并行測試校準方法，其特征在于所述經過高品質時鐘驅動器分配輸出具體為其中1路用于分頻產生測試模塊所需的工作時鐘，1路送給系統控制模塊，20路送給測試模塊。

3.根據權利要求1所述的一種多通道并行測試校準方法，其特征在于所述統控制板及背板校準，校準的信號包括系統時鐘、校準信號、觸發信號。

4.根據權利要求1所述的一種多通道并行測試校準方法，其特征在于所述模塊時鐘、觸發信號校準，時鐘、觸發信號經過分配后，經板間連接器送到各模塊，必定會帶來延時誤差，對不同組的時鐘增加測試點，通過高采樣率示波器對信號采集，得到不同信號間的延時誤差，控制延時單元進行調整，實現同步校準。

5.根據權利要求1所述的一種多通道并行測試校準方法，其特征在于所述模塊通道校準，由模塊內部自動完成，包括三個階段：采集通路校準、發送通路校準和DIB延時校準。

6.根據權利要求1所述的一種多通道并行測試校準方法，其特征在于設計將所有子卡驅動分配后的時鐘信號都引至子卡測試板SMP連接器座，借助多通道示波器測量出通道間信號偏差，然后利用測試板FPGA控制延遲芯片對路徑短延遲小的通道增加延遲，實現各通道延遲近似相同。

7.根據權利要求1所述的一種多通道并行測試校準方法，其特征在于設計信號分配及校準子卡測試板，包含控制信號同步輸出功能塊，控制信號同步檢測功能塊、時鐘信號輸入測量功能塊和時鐘信號同步控制功能塊，測試板上FPGA使用來自子卡的1路參考時鐘將三類控制信號同步后輸出，三類控制信號進入子卡經多通道分配驅動后，再次進入測試板的FPGA，所述FPGA通過檢測邏輯可以判斷20路控制信號的同步一致性是否滿足指標要求，利用示波器可以測量進入子卡測試板的多通道時鐘同步偏差，然后通過時鐘信號控制器輸入合適參數，調節延遲芯片NB6L295的延遲時間，實現時鐘信號同步一致性要求。