[發明專利]一種應用于超低靜態電流LDO的輸出級泄放電路

在審

• 申請號: 202010645487.4
• 申請日: 2020-07-07
• 公開（公告）號: CN111930167A
• 公開（公告）日: 2020-11-13
• 發明（設計）人: 項駿;馮光濤
• 申請（專利權）人: 芯創智（北京）微電子有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京天悅專利代理事務所(普通合伙) 11311
• 代理人: 田明;高凱

本發明提供一種應用于超低靜態電流LDO的輸出級泄放電路，其包括運算放大器AMP、PMOS功率管MP、一對PMOS管MP1、NMOS管MN1和MN2，所述運算放大器AMP的反相輸入端與基準電壓Vref相連，所述運算放大器AMP的同相輸入端與電壓反饋Vfb相連，所述功率管MP的柵極與所述運算放大器AMP的輸出端相連，所述功率管MP的漏極與工作電壓Vdd相連；本方案通過一種高匹配度的泄放電路，可以實現在不同工藝角，溫度，電壓下，超低靜態電流LDO的輸出級MP漏電問題，可以實現輸出級的超低靜態電流。

技術領域

本發明涉及半導體集成電路技術領域，具體涉及一種應用于超低靜態電流LDO的輸出級泄放電路。

背景技術

LDO(線性穩壓電路)是一種通用的穩壓電路，相較于開關穩壓電路，它具有抖動紋波小，PSRR高等優點，參照附圖1所示，運放AMP和MP以及R1，R2形成電路閉環，LDO輸出Vout＝VREF*(R2+R1)/R2。在一些極低功耗的應用比如物聯網，手持設備等的系統中，LDO本身的靜態功耗會增加系統的靜態功耗，降低能量的使用效率。在整個環路中，AMP和輸出級MP都會貢獻靜態電流，如果要實現LDO的靜態電流小，則必須減少AMP及MP的靜態電流。但是MP本身會有漏電流，而且此漏電流容易受工藝，電壓，溫度的影響，當MP的漏電流大于R1和R2上流過的靜態電流時，整個LDO環路不能穩定，對應的實際使用時LDO空載時，LDO輸出電壓不穩定。

參見附圖2所示，一項授權公告號為CN208819106U，名稱為“一種超低靜態功耗的LDO電路及驅動大負載的超低靜態功耗LDO電路”的中國實用新型專利，其通過LDO的負載上掛一個反向二極管D1來實現吸收MP的漏電流，這個方法有一個缺點，因為二極管D1與MP是不同的器件，在不同的工藝，溫度，電壓下匹配不好，很難做到靜態電流最小。雖然其都實現了低靜態功耗LDO輸出級MP的漏電流吸收，但其仍然存在上述缺陷。

發明內容

針對現有技術中存在的缺陷，本發明的目的在于提供一種應用于超低靜態電流LDO的輸出級泄放電路，該輸出級泄放電路解決了超低靜態電流LDO的輸出級MP漏電流在LDO空載時產生的輸出電壓不穩定的問題。

為實現上述目的，本發明采用的技術方案如下：

一種應用于超低靜態電流LDO的輸出級泄放電路，所述輸出級泄放電路包括運算放大器AMP、PMOS功率管MP、一對PMOS管MP1、NMOS管MN1和MN2，所述運算放大器AMP的反相輸入端與基準電壓Vref相連，所述運算放大器AMP的同相輸入端與電壓反饋Vfb相連，所述功率管MP的柵極與所述運算放大器AMP的輸出端相連，所述功率管MP的漏極與工作電壓Vdd相連，每一所述PMOS管MP1與功率管MP的寬長比為成比例設置的。

在一些實施例中，一對所述PMOS管MP1之間的漏極和柵極分別對應相連，一所述PMOS管的源極分別與NMOS管MN2的源極和柵極相連，NMOS管MN2的漏極和另一PMOS管的源極通過設置有的偏置電流I b相連，NMOS管MN2的漏極與NMOS管MN1的漏極相連，NMOS管MN1的漏極接地，NMOS管的MN1和MN2的柵極相連，NMOS管MN1的源極與PMOS管MP的源極相連。

在一些實施例中，所述NMOS管MN1和NM2之間的寬長比為成比例設置的。

在一些實施例中，所述功率管MP的源極通過電阻Rf1與運算放大器AMP的同相輸入端相連，所述功率管MP的源極與外部負載Vout相連。

在一些實施例中，所述MOS管MP的源極通過電阻Rf1和Rf2接地，其中運算放大器AMP的同相輸入端連接在所述電阻Rf1和Rf2之間。

與傳統的技術方案相比，本方案具有的有益技術效果為：本方案通過一種高匹配度的泄放電路，可以實現在不同工藝角，溫度，電壓下，超低靜態電流LDO的輸出級MP漏電問題，可以實現輸出級的超低靜態電流。

附圖說明