[發明專利]半導體封裝器件及其形成方法

在審

• 申請號: 202010639846.5
• 申請日: 2020-07-06
• 公開（公告）號: CN112397484A
• 公開（公告）日: 2021-02-23
• 發明（設計）人: 錢威宇;曾建賢;楊敦年;鄭乃文;陳保同;朱怡欣;申羽洋
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L23/485;H01L23/48;H01L23/64;H01L25/16;H01L21/60
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種半導體封裝器件，包括：

第一集成電路(IC)芯片，包括第一襯底和位于所述第一襯底上面的第一互連結構；

第二集成電路芯片，位于所述第一集成電路芯片下面，其中，所述第二集成電路芯片包括第二襯底和位于所述第二襯底上面的第二互連結構；

第一電子組件和第二電子組件，分別位于所述第一互連結構和所述第二互連結構中；以及

屏蔽結構，直接位于所述第一電子組件和所述第二電子組件之間并且與所述第一電子組件和所述第二電子組件間隔開，其中，所述屏蔽結構覆蓋所述第二電子組件并且配置為阻擋磁場和/或電場。

2.根據權利要求1所述的半導體封裝器件，其中，所述第一電子組件和所述第二電子組件是電感器。

3.根據權利要求1所述的半導體封裝器件，其中，所述第一電子組件和所述第二電子組件具有相同的頂部布局，并且其中，所述第一電子組件的側壁位于所述第二電子組件的側壁上面并且與所述第二電子組件的側壁對準。

4.根據權利要求1所述的半導體封裝器件，其中，所述屏蔽結構包括導線，其中，當從剖面上看時，所述導線在所述導線的相對側上具有一對線側壁，并且其中，所述第一電子組件和所述第二電子組件橫向位于所述線側壁之間并且與所述線側壁橫向地間隔開。

5.根據權利要求1所述的半導體封裝器件，其中，所述屏蔽結構包括：

襯底通孔(TSV)，穿過所述第一襯底延伸到所述第一互連結構中的線；

屏蔽線，位于所述第一襯底下方并且覆蓋所述第二電子組件；以及

背側通孔，從所述屏蔽線延伸至所述襯底通孔。

6.根據權利要求5所述的半導體封裝器件，其中，所述屏蔽結構還包括：

溝槽隔離結構，延伸穿過所述第一襯底，其中，所述第一電子組件和所述第二電子組件橫向地位于所述溝槽隔離結構和所述襯底通孔之間；以及

摻雜的屏蔽件，位于所述第一襯底中并且具有與所述第一襯底的的塊狀區域相反的摻雜類型，其中，所述摻雜的屏蔽件鄰接所述溝槽隔離結構并且覆蓋所述第二電子組件。

7.根據權利要求1所述的半導體封裝器件，其中，所述屏蔽結構還包括：

溝槽隔離結構，延伸到所述第一襯底中，其中，當以橫截面觀察時，所述溝槽隔離結構包括一對隔離段，并且其中，所述第一電子組件和所述第二電子組件橫向地位于所述隔離段之間；以及

摻雜的屏蔽件，位于所述第一襯底中，其中，所述摻雜的屏蔽件具有與所述第二襯底的塊狀區域相反的摻雜類型，并且其中，所述摻雜的屏蔽件位于所述隔離段之間并且鄰接所述隔離段。

8.根據權利要求7所述的半導體封裝器件，其中，所述摻雜的屏蔽件的厚度小于所述第一襯底的厚度。

9.一種用于形成半導體封裝器件的方法，所述方法包括：

在第一襯底的前側表面上形成第一前側互連結構，其中，所述第一前側互連結構包括第一電感器；

在與所述前側表面相對的所述第一襯底的背側表面上形成背側互連結構，其中，所述背側互連結構包括直接位于所述第一電感器上方且寬度大于所述第一電感器的屏蔽線；

在第二襯底上形成第二前側互連結構，其中，所述第二前側互連結構包括第二電感器；以及

將所述第二前側互連結構接合并且電耦合到所述背側互連結構，其中，在所述接合完成時，所述屏蔽線直接位于所述第一電感器和所述第二電感器之間。

10.一種用于形成半導體封裝器件的方法，所述方法包括：

從第一襯底的前側摻雜所述第一襯底以在所述第一襯底中形成摻雜的屏蔽區域；

在所述第一襯底的所述前側上形成第一前側互連結構，其中，所述第一前側互連結構包括直接位于所述摻雜的屏蔽區域上方的第一電子組件；

形成隔離結構，所述隔離結構延伸至與所述第一襯底的所述前側相對的所述第一襯底的背側，并且具有一對隔離段，其中，所述隔離段鄰接所述摻雜的屏蔽區域的相對側并且分別位于所述摻雜的屏蔽區域的相對側上；

在第二襯底上形成第二前側互連結構，其中，所述第二前側互連結構包括第二電子組件；以及

將所述第二前側互連結構接合到所述第一襯底的所述背側，使得所述摻雜的屏蔽區域垂直地位于所述第一電子組件和所述第二電子組件之間，并且所述第一電子組件和所述第二電子組件橫向地位于所述隔離段之間。