[發(fā)明專利]一種數(shù)據(jù)處理方法、裝置、設(shè)備及存儲介質(zhì)

有效

• 申請?zhí)枺?/td>: 202010637439.0
• 申請日: 2020-07-03
• 公開（公告）號: CN111913812B
• 公開（公告）日: 2023-06-27
• 發(fā)明（設(shè)計）人: 程雷;江大白;胡增
• 申請（專利權(quán)）人: 中用科技有限公司
• 主分類號: G06F9/54
• 分類號: G06F9/54;G06F9/38
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

本發(fā)明實施例公開了一種數(shù)據(jù)處理方法、裝置、設(shè)備及存儲介質(zhì)，該方法包括：將待處理任務(wù)的存儲器地址發(fā)送至人工智能加速器；在人工智能指令集中設(shè)置中斷觸發(fā)點，并將對應(yīng)的第一類型人工智能指令的編號發(fā)送至人工智能加速器；向人工智能加速器發(fā)送命令執(zhí)行指令，以使人工智能加速器讀取并執(zhí)行人工智能指令集；當(dāng)獲取到人工智能加速器發(fā)送的中斷通知時，判斷人工智能指令集是否處理完成，并在確定人工智能指令集處理完成時，結(jié)束待處理任務(wù)。本申請?zhí)峁┑募夹g(shù)方案，實現(xiàn)了中央處理器與人工智能加速器之間的數(shù)據(jù)通信，簡化了數(shù)據(jù)通信流程，提高了數(shù)據(jù)處理效率。

技術(shù)領(lǐng)域

本發(fā)明實施例涉及芯片技術(shù)領(lǐng)域，尤其涉及一種數(shù)據(jù)處理方法、裝置、設(shè)備及存儲介質(zhì)。

背景技術(shù)

科技的不斷進(jìn)步，使得芯片技術(shù)得到了迅速發(fā)展，伴隨著集成電路工藝的不斷提高，中央處理器(Central?processing?unit，CPU)在邏輯結(jié)構(gòu)、運(yùn)行效率以及功能外延上均取得了巨大發(fā)展。

作為計算機(jī)系統(tǒng)的運(yùn)算和控制核心，CPU是信息處理和程序運(yùn)行的最終執(zhí)行單元，可以解釋計算機(jī)指令以及處理計算機(jī)軟件中的數(shù)據(jù)，但CPU對于復(fù)雜數(shù)學(xué)運(yùn)算的處理能力較低，現(xiàn)有技術(shù)中通常為CPU配備協(xié)處理器，用于處理復(fù)雜的數(shù)學(xué)運(yùn)算。

然而，CPU與協(xié)處理器之間的通信邏輯復(fù)雜，且CPU只能獲取協(xié)處理器的最終運(yùn)算結(jié)果，數(shù)據(jù)處理方式單一。

發(fā)明內(nèi)容

本發(fā)明實施例提供了一種數(shù)據(jù)處理方法、裝置、設(shè)備及存儲介質(zhì)。

第一方面，本發(fā)明實施例提供了一種數(shù)據(jù)處理方法，包括：

當(dāng)獲取到待處理任務(wù)時，獲取所述待處理任務(wù)的存儲器地址，并將所述待處理任務(wù)的存儲器地址發(fā)送至人工智能加速器；其中，所述待處理任務(wù)包括待處理數(shù)據(jù)和人工智能指令集，所述人工智能指令集包括至少一條人工智能指令；

將所述人工智能指令集中的至少一條第一類型人工智能指令設(shè)置為中斷觸發(fā)點，并將至少一條所述第一類型人工智能指令的編號發(fā)送至所述人工智能加速器；

向所述人工智能加速器發(fā)送命令執(zhí)行指令，以使所述人工智能加速器根據(jù)所述人工智能指令集的存儲器地址讀取所述人工智能指令集，并根據(jù)所述待處理數(shù)據(jù)的存儲器地址，執(zhí)行所述人工智能指令集中的至少一條所述人工智能指令；

當(dāng)獲取到所述人工智能加速器發(fā)送的中斷通知時，判斷所述人工智能指令集是否處理完成；其中，所述中斷通知由所述人工智能加速器執(zhí)行到所述第一類型人工智能指令時觸發(fā)；

若確定所述人工智能指令集處理完成，則結(jié)束所述待處理任務(wù)。

第二方面，本發(fā)明實施例提供了一種數(shù)據(jù)處理方法，包括：

當(dāng)獲取到中央處理器發(fā)送的待處理任務(wù)的存儲器地址時，記錄所述待處理任務(wù)的存儲器地址；其中，所述待處理任務(wù)包括待處理數(shù)據(jù)和人工智能指令集，所述人工智能指令集包括至少一條人工智能指令；

獲取所述中央處理器發(fā)送的作為中斷觸發(fā)點的至少一條第一類型人工智能指令的編號，并記錄至少一條所述第一類型人工智能指令的編號；

當(dāng)獲取到所述中央處理器發(fā)送的命令執(zhí)行指令時，根據(jù)所述人工智能指令集的存儲器地址讀取所述人工智能指令集，并根據(jù)所述待處理數(shù)據(jù)的存儲器地址，執(zhí)行所述人工智能指令集中的至少一條所述人工智能指令；

當(dāng)執(zhí)行到所述第一類型人工智能指令時，向所述中央處理器發(fā)送中斷通知。

第三方面，本發(fā)明實施例提供了一種數(shù)據(jù)處理裝置，包括：

地址信息發(fā)送模塊，用于當(dāng)獲取到待處理任務(wù)時，獲取所述待處理任務(wù)的存儲器地址，并將所述待處理任務(wù)的存儲器地址發(fā)送至人工智能加速器；其中，所述待處理任務(wù)包括待處理數(shù)據(jù)和人工智能指令集，所述人工智能指令集包括至少一條人工智能指令；