[發(fā)明專利]多管芯硬件處理器和方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010633244.9
• 申請(qǐng)日: 2017-10-10
• 公開（公告）號(hào): CN111737186A
• 公開（公告）日: 2020-10-02
• 發(fā)明（設(shè)計(jì)）人: N·納西福;Y-C·劉;K·V·西斯特拉;G·帕斯達(dá)斯特;S·S·艾切姆帕蒂;T·辛格;A·萬瑪;M·K·庫瑪西卡;S·尼瑪嘎達(dá);C·L·莫爾納;V·基塔;J·D·張伯倫;W·R·哈勒克;G·Z·克里斯沃斯;J·R·艾耶斯;D·R·薩巴瑞迪
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): G06F15/173
• 分類號(hào): G06F15/173;G06F15/78;G06F9/38;G06F15/167;G06F1/10
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 李煒;黃嵩泉

1.一種處理器，包括：

多管芯封裝基板；

多個(gè)異構(gòu)模塊化管芯，安裝在所述多管芯封裝基板上，所述多個(gè)異構(gòu)模塊化管芯包括根據(jù)第一制造工藝制造的第一管芯以及根據(jù)第二制造工藝制造的一個(gè)或多個(gè)其他管芯，其中，所述第二制造工藝與所述第一制造工藝不同；

多個(gè)從管理控制器，每個(gè)從管理控制器與多個(gè)其他管芯中的對(duì)應(yīng)的一個(gè)管芯是一體的，每個(gè)從管理控制器用于執(zhí)行包括對(duì)對(duì)應(yīng)的其他管芯的時(shí)鐘頻率的修改的管芯上管理功能；

互連，耦合至所述多個(gè)異構(gòu)模塊化管芯；以及

主管理控制器，所述主管理控制器與所述第一管芯是一體的，所述主管理控制器用于通過所述互連將第一一個(gè)或多個(gè)功率管理請(qǐng)求傳送到所述多個(gè)從管理控制器，所述多個(gè)從管理控制器中的一個(gè)或多個(gè)從管理控制器用于至少部分地基于所述一個(gè)或多個(gè)功率管理請(qǐng)求來執(zhí)行對(duì)對(duì)應(yīng)的其他管芯的時(shí)鐘頻率的所述修改。

2.如權(quán)利要求1所述的處理器，進(jìn)一步包括：

所述第一管芯的第一發(fā)射機(jī)，耦合至所述互連的第一數(shù)據(jù)鏈路；以及

所述一個(gè)或多個(gè)其他管芯中的第二管芯的第一接收機(jī)，耦合至所述第一數(shù)據(jù)鏈路。

3.如權(quán)利要求2所述的處理器，其中，所述第一發(fā)射機(jī)用于接收第一頻率的第一時(shí)鐘信號(hào)，所述處理器進(jìn)一步包括：

時(shí)鐘分配電路，用于將第二時(shí)鐘信號(hào)提供給所述第一接收機(jī)，所述第二時(shí)鐘信號(hào)基于所述第一時(shí)鐘信號(hào)。

4.如權(quán)利要求3所述的處理器，進(jìn)一步包括：

鎖定環(huán)電路，用于基于所述第一時(shí)鐘信號(hào)生成所分配的時(shí)鐘信號(hào)。

5.如權(quán)利要求4所述的處理器，進(jìn)一步包括：

相位內(nèi)插器，用于調(diào)整所述所分配的時(shí)鐘信號(hào)的相位以生成所述第二時(shí)鐘信號(hào)，其中，所述第一接收機(jī)用于使用所述第二時(shí)鐘信號(hào)來通過所述第一數(shù)據(jù)鏈路接收數(shù)據(jù)。

6.如權(quán)利要求5所述的處理器，進(jìn)一步包括：

時(shí)鐘分配鏈路，用于將所述第一時(shí)鐘信號(hào)從所述第一管芯攜帶到所述第二管芯。

7.如權(quán)利要求1所述的處理器，其中，所述多個(gè)從管理控制器用于：基于所述一個(gè)或多個(gè)功率管理請(qǐng)求并基于獨(dú)立本地管理功能的執(zhí)行來執(zhí)行對(duì)對(duì)應(yīng)的其他管芯的時(shí)鐘頻率的所述修改。

8.如權(quán)利要求7所述的處理器，其中，多個(gè)其他管芯中的每個(gè)管芯包括用于執(zhí)行指令和處理數(shù)據(jù)的多個(gè)核。

9.如權(quán)利要求1所述的處理器，其中，所述第一管芯相對(duì)于多個(gè)其他管芯是非對(duì)稱的。

10.如權(quán)利要求9所述的處理器，其中，多個(gè)其他管芯的第一子集是多個(gè)其他管芯的第二子集的鏡像。

11.如權(quán)利要求9所述的處理器，其中，所述第一管芯執(zhí)行相比由多個(gè)其他管芯執(zhí)行的不同集合的數(shù)據(jù)處理功能。

12.如權(quán)利要求8所述的處理器，其中，每個(gè)從管理控制器包括動(dòng)態(tài)電壓和頻率縮放DVFS電路，用于獨(dú)立地調(diào)整所述多個(gè)核中的一個(gè)或多個(gè)核的時(shí)鐘頻率。

13.如權(quán)利要求12所述的處理器，其中，所述互連包括管芯間互連，多個(gè)其他管芯包括耦合至所述管芯間互連的對(duì)應(yīng)的多個(gè)管芯內(nèi)互連。

14.如權(quán)利要求13所述的處理器，其中，所述多個(gè)從管理控制器中的一個(gè)或多個(gè)從管理控制器用于執(zhí)行時(shí)鐘門控以降低相應(yīng)的一個(gè)或多個(gè)其他管芯中的功率。

15.如權(quán)利要求1所述的處理器，其中，所述多個(gè)從管理控制器中的一個(gè)或多個(gè)從管理控制器用于響應(yīng)于功率管理請(qǐng)求而生成對(duì)所述主管理控制器的確收。