[發明專利]阻變式存儲單元和阻變式存儲器

有效

• 申請號: 202010630446.8
• 申請日: 2020-07-03
• 公開（公告）號: CN111916127B
• 公開（公告）日: 2022-08-02
• 發明（設計）人: 許天輝;馬向超;王坤
• 申請（專利權）人: 北京新憶科技有限公司
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 戎鄭華

本發明提出一種阻變式存儲單元和阻變式存儲器，其中，存儲單元包括：第一至第四晶體管；第五至第八晶體管；第一至十六阻變元件；位線端口、源線端口及第一至第八字線端口；第一至第四晶體管的一端分別與位線端口連接，第一至第四晶體管的另一端通過一個阻變元件分別與第五至第八晶體管的一端連接，第五至第八晶體管的另一端分別與源線端口連接，第一至第八晶體管的控制端分別與第一至第八字線端口連接。由此，該存儲單元能夠在存儲16位數據的前提下，減小平均每位數據占據的存儲單元面積，減少字線及其字線驅動電路，縮小位線驅動電路和源線驅動電路，減小讀操作時位線漏電流，從而提高存儲單元構成的阻變式存儲器的存儲密度和可靠性。

技術領域

本發明涉及存儲器技術領域，尤其涉及一種阻變式存儲單元和阻變式存儲器。

背景技術

近年來，新型存儲器領域的研究獲得了非常大的關注，當前出現的新型存儲器有阻變式隨機存儲器(RRAM，Resistive Random Access Memory)、磁性隨機存儲器(MMRAM，Magnetic Random Access Memory)、相變隨機存儲器(PCRAM，Phase change RandomAccess Memory)等；其中，RRAM采用憶阻器來做存儲，通過在材料中形成和斷開導電細絲來形成低、高電阻態，通過高低電阻態來存儲數據‘0’和數據‘1’；MRAM以磁電阻性質來存儲數據，根據采用磁化的方向不同所導致的磁電阻不同來區分數據‘0’和數據‘1’；PCRAM利用特殊材料在晶態和非晶態之間相互轉化時所表現出來的導電性差異來存儲數據‘0’和數據‘1’?？梢姡@幾種新型存儲器均是根據電阻的差異來存儲數據，故將其均歸類于阻變式存儲器。

相關技術中，阻變式存儲器常用的存儲單元結構是1T1R(1Transistor1Resistor)阻變式結構，1T1R存儲單元包含一個開關晶體管和一個相應的阻變元件。然而，該存儲單元面積受其開關晶體管的面積限制，且所需的字線(Word Line，簡稱WL)驅動電路、位線(Bit Line，簡稱BL)和源線(Source Line，簡稱SL)驅動電路均較大，所以1T1R存儲單元構成的存儲器，存儲密度較低；讀操作時位線漏電流較大。從而導致存儲器的可靠性較低。

發明內容

本發明旨在至少在一定程度上解決相關技術中的技術問題之一。

為此，本發明的第一個目的在于提出一種阻變式存儲單元，以在能夠存儲16位數據的前提下，優化晶體管對存儲單元的面積限制，減少平均每位數據占據的存儲器單元面積，減少字線及其字線驅動電路，縮小位線驅動電路和源線驅動電路，減小讀操作時的位線漏電流，從而提高存儲單元構成的存儲器的存儲密度和可靠性。

本發明的第二個目的在于提出一種阻變式存儲器。

為達上述目的，本發明第一方面實施例提出了一種阻變式存儲單元，包括：包含第一至第四晶體管的第一晶體管陣列；包含第五至第八晶體管的第二晶體管陣列；包含第一至第十六阻變元件的阻變元件陣列；位線端口、源線端口及第一至第八字線端口，其中，所述第一至第四晶體管的一端分別與所述位線端口連接，所述第一至第四晶體管的另一端通過所述阻變元件陣列中的一個阻變元件分別與所述第二晶體管陣列中的第五至第八晶體管的一端連接，所述第五至第八晶體管的另一端分別與所述源線輸端口連接，所述第一至第八晶體管的控制端分別與所述第一至第八字線端口連接。

根據本發明實施例的阻變式存儲單元，包括八個晶體管和十六個阻變元件，且第一至第四晶體管的另一端通過阻變元件陣列中的一個阻變元件分別與第二晶體管陣列中的第五至第八晶體管的一端連接。由此，該阻變式存儲單元包括八個晶體管和十六個阻變元件，能夠存儲16位數據，優化了晶體管對存儲單元的面積限制，減少了字線及其字線驅動電路，縮小了位線驅動電路和源線驅動電路，從而提高存儲單元構成存儲器了存儲密度。進一步的，減小了讀操作時位線漏電流，從而提高存儲單元構成存儲器的可靠性。

另外，根據本發明上述實施例的阻變式存儲單元還可以具有如下附加的技術特征：