[發(fā)明專利]阻變式存儲單元和阻變式存儲器

有效

• 申請?zhí)枺?/td>: 202010630446.8
• 申請日: 2020-07-03
• 公開（公告）號: CN111916127B
• 公開（公告）日: 2022-08-02
• 發(fā)明（設(shè)計）人: 許天輝;馬向超;王坤
• 申請（專利權(quán)）人: 北京新憶科技有限公司
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 北京清亦華知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11201
• 代理人: 戎鄭華

1.一種阻變式存儲單元，其特征在于，包括：

包含第一至第四晶體管的第一晶體管陣列；

包含第五至第八晶體管的第二晶體管陣列；

包含第一至第十六阻變元件的阻變元件陣列；

位線端口、源線端口及第一至第八字線端口；

其中，所述第一至第四晶體管的一端分別與所述位線端口連接，所述第一至第四晶體管的另一端通過所述阻變元件陣列中的一個阻變元件分別與所述第二晶體管陣列中的第五至第八晶體管的一端連接，所述第五至第八晶體管的另一端分別與所述源線端口連接，所述第一至第八晶體管的控制端分別與所述第一至第八字線端口連接；所述第一至第四晶體管的另一端通過所述阻變元件陣列中的一個阻變元件分別與所述第二晶體管陣列中的第五至第八晶體管的一端連接，包括：第一晶體管的另一端分別與第一阻變元件的一端、第五阻變元件的一端、第九阻變元件的一端、第十三阻變元件的一端連接；第二晶體管的另一端分別與第二阻變元件的一端、第六阻變元件的一端、第十阻變元件的一端、第十四阻變元件的一端連接；第三晶體管的另一端分別與第三阻變元件的一端、第七阻變元件的一端、第十一阻變元件的一端、第十五阻變元件的一端連接；第四晶體管的另一端分別與第四阻變元件的一端、第八阻變元件的一端、第十二阻變元件的一端、第十六阻變元件的一端連接；第一阻變元件的另一端、第二阻變元件的另一端、第三阻變元件的另一端及第四阻變元件的另一端分別與第五晶體管的一端連接；第五阻變元件的另一端、第六阻變元件的另一端、第七阻變元件的另一端及第八阻變元件的另一端分別與第六晶體管的一端連接；第九阻變元件的另一端、第十阻變元件的另一端、第十一阻變元件的另一端及第十二阻變元件的另一端分別與第七晶體管的一端連接；第十三阻變元件的另一端、第十四阻變元件的另一端、第十五阻變元件的另一端及第十六阻變元件的另一端分別與第八晶體管的一端連接。

2.如權(quán)利要求1所述的存儲單元，其特征在于，

當與第i個晶體管的控制端連接的第i個字線端口、及與第j個晶體管的控制端連接的第j個字線端口分別接高電平、且所述位線端口為低電平，所述源線端口為高電平時，與所述第i個晶體管及所述第j個晶體管連接的第k阻變元件處于選中狀態(tài)；

其中，i為大于或等于1、且小于或等于4的整數(shù)，j為大于或等于5、且小于或等于8 的整數(shù)，k為大于或等于1、且小于或等于16的正整數(shù)。

3.如權(quán)利要求1所述的存儲單元，其特征在于，當與第i個晶體管的控制端連接的第i個字線端口、及與第j個晶體管的控制端連接的第j個字線端口分別接高電平、且所述位線端口為高電平，所述源線端口為低電平時，與所述第i個晶體管及所述第j個晶體管連接的第k阻變元件處于選中狀態(tài)，

其中，i為大于或等于1、且小于或等于4的整數(shù)，j為大于或等于5、且小于或等于8的整數(shù)，k為大于或等于1、且小于或等于16的正整數(shù)。

4.如權(quán)利要求1所述的存儲單元，其特征在于，所述第一至第八晶體管的結(jié)構(gòu)相同。

5.如權(quán)利要求1-4任一所述的存儲單元，其特征在于，所述阻變元件為可變電阻元件。

6.一種阻變式存儲器，其特征在于，包括：N個如權(quán)利要求1-5任一所述的阻變式存儲單元，其中，N為大于1的正整數(shù)。

7.如權(quán)利要求6所述的存儲器，其特征在于，還包括：控制電路；

所述控制電路的源線端口，分別與N個所述阻變式存儲單元的源線端口連接；

所述控制電路的位線端口，分別與N個所述阻變式存儲單元的位線端口連接；

所述控制電路的字線端口，分別與N個所述阻變式存儲單元的字線端口連接。