[發(fā)明專利]一種獲取數(shù)據(jù)的方法、FPGA系統(tǒng)以及可讀存儲介質(zhì)

在審

• 申請?zhí)枺?/td>: 202010627566.2
• 申請日: 2020-07-01
• 公開（公告）號: CN111966486A
• 公開（公告）日: 2020-11-20
• 發(fā)明（設(shè)計）人: 郭國峰;張盈杰;祝磊;張凱
• 申請（專利權(quán)）人: 深圳華云信息系統(tǒng)有限公司
• 主分類號: G06F9/50
• 分類號: G06F9/50;G06Q40/04
• 代理公司: 深圳智匯遠見知識產(chǎn)權(quán)代理有限公司 44481
• 代理人: 李雪鵑;王旭

本發(fā)明實施例涉及一種獲取數(shù)據(jù)的方法、FPGA系統(tǒng)以及可讀存儲介質(zhì)，F(xiàn)PGA獲取關(guān)鍵信息的哈希值；FPGA通過所述AXI接口在一次HBM的Brust讀/寫操作，讀取所述哈希值的數(shù)據(jù)信息，所述數(shù)據(jù)信息包括所述關(guān)鍵信息和數(shù)據(jù)內(nèi)容；FPGA用所述關(guān)鍵信息匹配所述數(shù)據(jù)信息，并獲取所述數(shù)據(jù)內(nèi)容通過用哈希表的存儲方式結(jié)合HBM的訪問特性，可以更快處理行情數(shù)據(jù)以及存儲，經(jīng)測試，平均每完成一次股票行情數(shù)據(jù)的寫操作耗時50ns，每完成一次股票的行情數(shù)據(jù)的讀操作耗時120ns。

技術(shù)領(lǐng)域

本發(fā)明實施例涉及金融交易領(lǐng)域，特別涉及一種獲取數(shù)據(jù)的方法、FPGA系統(tǒng)以及可讀存儲介質(zhì)。

背景技術(shù)

在軟硬件開發(fā)過程中，經(jīng)常需要通過關(guān)鍵字對數(shù)據(jù)信息進行存儲、查找、刪除等操作，從而實現(xiàn)數(shù)據(jù)信息的管理。哈希表能夠以平均時間實現(xiàn)插入、刪除和查找，因此在實現(xiàn)過程中得到廣泛應(yīng)用。但是所需空間太大也會讓人頭疼，所以通常需要在二者之間權(quán)衡。

實現(xiàn)本發(fā)明過程中，發(fā)明人發(fā)現(xiàn)相關(guān)技術(shù)中至少存在如下問題：哈希函數(shù)的選取和沖突解決。

發(fā)明內(nèi)容

本發(fā)明實施例的目的是提供一種獲取數(shù)據(jù)的方法、FPGA系統(tǒng)以及可讀存儲介質(zhì)，以解決在不影響訪問速度，以最快的速度，最少的資源實現(xiàn)一種哈希表的存儲類型。

第一方面，本發(fā)明實施例提供了一種獲取數(shù)據(jù)的方法，應(yīng)用于FPGA系統(tǒng)，所述系統(tǒng)包括：FPGA、HBM和AXI接口，所述方法包括：

所述FPGA獲取關(guān)鍵信息的哈希值；

所述FPGA通過所述AXI接口在一次HBM的Brust讀/寫操作，讀取所述哈希值的數(shù)據(jù)信息，所述數(shù)據(jù)信息包括所述關(guān)鍵信息和數(shù)據(jù)內(nèi)容；

所述FPGA用所述關(guān)鍵信息匹配所述數(shù)據(jù)信息，并獲取所述數(shù)據(jù)內(nèi)容。

在一些實施例中，所述FPGA通過所述AXI接口在一次HBM的Brust讀/寫操作，讀取所述哈希值的數(shù)據(jù)信息，包括：

所述FPGA的表元查找模塊在接到復(fù)位請求信號后，進入空閑狀態(tài)，等待所述FPGA的主控制器發(fā)起查找請求，以使得在收到所述查找請求后，每個AXI口根據(jù)輸入的分塊首地址，從所述HBM讀取對應(yīng)表元的數(shù)據(jù)，在訪問成功后進行關(guān)鍵字比較。

在一些實施例中，所述FPGA獲取關(guān)鍵信息的哈希值之前，還包括：

所述FPGA選取一個哈希函數(shù)，使得所述關(guān)鍵信息隨機均勻地分布在哈希表中，所述哈希函數(shù)對于所述關(guān)鍵信息中的任一關(guān)鍵字，經(jīng)哈希后映射到地址集合中任何一個地址的概率是相等的；

其中，所述哈希函數(shù)將所述關(guān)鍵信息轉(zhuǎn)換為二進制后，取高2位與低12位做哈希值。

在一些實施例中，所述FPGA獲取關(guān)鍵信息的哈希值之后，還包括：

所述FPGA建立一個與所述哈希值對應(yīng)的首地址存儲區(qū)，每一個首地址對應(yīng)一個HBM存儲塊，每一個HBM存儲塊可分配至少一個表元，每一個表元對應(yīng)一個AXI口。

在一些實施例中，所述FPGA建立一個與所述哈希值對應(yīng)的首地址存儲區(qū)，包括：

所述FPGA的仲裁器采用輪詢方式，處理所述HBM訪問請求信號，所述FPGA模塊包括：表元查找、表元添加、表元刪除、數(shù)據(jù)輸入/輸出模塊；

所述FPGA建立與HBM接口控制器之間的連接，所述HBM接口控制器采用Brust方式對HBM芯片進行讀/寫操作。

在一些實施例中，所述FPGA建立一個與所述哈希值對應(yīng)的首地址存儲區(qū)之前，還包括：

在接到復(fù)位信號后進入空閑狀態(tài)；

接收到區(qū)管理模塊初始化請求后，修改所述HBM中每一表元的頭部數(shù)據(jù)，存儲每個分塊的首地址；