[發明專利]一種獲取數據的方法、FPGA系統以及可讀存儲介質

在審

• 申請號: 202010627566.2
• 申請日: 2020-07-01
• 公開（公告）號: CN111966486A
• 公開（公告）日: 2020-11-20
• 發明（設計）人: 郭國峰;張盈杰;祝磊;張凱
• 申請（專利權）人: 深圳華云信息系統有限公司
• 主分類號: G06F9/50
• 分類號: G06F9/50;G06Q40/04
• 代理公司: 深圳智匯遠見知識產權代理有限公司 44481
• 代理人: 李雪鵑;王旭

1.一種獲取數據的方法，應用于FPGA系統，所述系統包括：現場可編程門陣列FPGA、高帶寬存儲器HBM和總線協議AXI接口，其特征在于，所述方法包括：

所述FPGA獲取關鍵信息的哈希值；

所述FPGA通過所述AXI接口在一次HBM的Brust讀/寫操作，讀取所述哈希值的數據信息，所述數據信息包括所述關鍵信息和數據內容；

所述FPGA用所述關鍵信息匹配所述數據信息，并獲取所述數據內容。

2.根據權利要求1所述的方法，其特征在于，所述FPGA通過所述AXI接口在一次HBM的Brust讀/寫操作，讀取所述哈希值的數據信息，包括：

所述FPGA的表元查找模塊在接到復位請求信號后，進入空閑狀態，等待所述FPGA的主控制器發起查找請求，以使得在收到所述查找請求后，每個AXI口根據輸入的分塊首地址，從所述HBM讀取對應表元的數據，在訪問成功后進行關鍵字比較。

3.根據權利要求1或2所述的方法，其特征在于，所述FPGA獲取關鍵信息的哈希值之前，還包括：

所述FPGA選取一個哈希函數，使得所述關鍵信息隨機均勻地分布在哈希表中，所述哈希函數對于所述關鍵信息中的任一關鍵字，經哈希后映射到地址集合中任何一個地址的概率是相等的；

其中，所述哈希函數將所述關鍵信息轉換為二進制后，取高2位與低12位做哈希值。

4.根據權利要求1或2所述的方法，其特征在于，所述FPGA獲取關鍵信息的哈希值之后，還包括：

所述FPGA建立一個與所述哈希值對應的首地址存儲區，每一個首地址對應一個HBM存儲塊，每一個HBM存儲塊可分配至少一個表元，每一個表元對應一個AXI口。

5.根據權利要求4所述的方法，其特征在于，所述FPGA建立一個與所述哈希值對應的首地址存儲區，包括：

所述FPGA的仲裁器采用輪詢方式，處理所述HBM訪問請求信號，所述FPGA模塊包括：表元查找、表元添加、表元刪除、數據輸入/輸出模塊；

所述FPGA建立與HBM接口控制器之間的連接，所述HBM接口控制器采用Brust方式對HBM芯片進行讀/寫操作。

6.根據權利要求4所述的方法，其特征在于，所述FPGA建立一個與所述哈希值對應的首地址存儲區之前，還包括：

在接到復位信號后進入空閑狀態；

接收到區管理模塊初始化請求后，修改所述HBM中每一表元的頭部數據，存儲每個分塊的首地址；

接收到添加請求后，查找分塊的空閑表元后寫入數據；

接收到刪除請求后，查找分塊的對應表元，然后初始化表元。

7.一種獲取數據的系統，其特征在于，所述系統包括：FPGA、HBM和AXI接口：

所述FPGA獲取關鍵信息的哈希值；

所述FPGA通過所述AXI接口在一次HBM的Brust讀/寫操作，讀取所述哈希值的數據信息，所述數據信息包括所述關鍵信息和數據內容；

所述FPGA用所述關鍵信息匹配所述數據信息，并獲取所述數據內容。

8.根據權利要求7所述的系統，其特征在于，所述FPGA還用于：

在接到復位請求信號后，進入空閑狀態，等待所述FPGA的主控制器發起查找請求，以使得在收到所述查找請求后，每個AXI口根據輸入的分塊首地址，從所述HBM讀取對應表元的數據，在訪問成功后進行關鍵字比較。

9.根據權利要求7或8所述的系統，其特征在于，所述FPGA還用于：

選取一個哈希函數，使得所述關鍵信息隨機均勻地分布在哈希表中，所述哈希函數對于所述關鍵信息中的任一關鍵字，經哈希后映射到地址集合中任何一個地址的概率是相等的；

其中，所述哈希函數將所述關鍵信息轉換為二進制后，取高2位與低12位做哈希值。