[發明專利]用于高速數據傳輸的半導體封裝及其制造方法

在審

• 申請號: 202010625725.5
• 申請日: 2020-07-02
• 公開（公告）號: CN112447526A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 陳煥能;廖文翔
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L23/498;H01L23/66
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 李春秀

本發明實施例涉及用于高速數據傳輸的半導體封裝及其制造方法。本發明實施例涉及一種半導體結構及其形成方法。一種制造所述半導體結構的方法包含：提供襯底；在所述襯底上方沉積第一電介質層；將波導附接到所述第一電介質層；沉積第二電介質層以橫向包圍所述波導；及在所述第二電介質層及所述波導上方形成第一導電部件及第二導電部件，其中所述第一導電部件及所述第二導電部件與所述波導接觸。所述波導經配置以在所述第一導電部件與所述第二導電部件之間傳輸電磁信號。

技術領域

本發明實施例涉及用于高速數據傳輸的半導體封裝及其制造方法。

背景技術

使用半導體裝置的電子設備對于許多現代應用來說是必不可少的。隨著電子技術的進步，半導體裝置的大小持續變小，同時具有更大功能及更多集成電路量。歸因于半導體裝置的小型化尺度，襯底上晶片上芯片(CoWoS)廣泛用于通過貫穿襯底通路(TSV)將若干芯片集成到單個半導體裝置中。在CoWoS操作期間，將許多芯片組裝于單個半導體裝置上。此外，在小半導體裝置內實施許多制造操作。

然而，半導體裝置的制造操作涉及小而薄的半導體裝置上的許多步驟及操作。小型化尺度的半導體裝置的制造變得更復雜。制造半導體裝置的復雜性增加會引起例如不良結構配置及元件分層的缺陷以導致半導體裝置顯著良率損失及制造成本增加。因而，修改半導體裝置的結構及改進制造操作存在許多挑戰。

發明內容

根據本發明實施例，一種制造半導體結構的方法包括：提供襯底；在所述襯底上方沉積第一電介質層；將波導附接到所述第一電介質層；沉積第二電介質層以橫向包圍所述波導；及在所述第二電介質層及所述波導上方形成第一導電部件及第二導電部件，所述第一導電部件及所述第二導電部件與所述波導接觸，其中所述波導經配置以在所述第一導電部件與所述第二導電部件之間傳輸電磁信號。

根據本發明實施例，一種制造半導體結構的方法包括：在襯底上方沉積電介質層；在所述電介質層上方形成第一導電部件及第二導電部件；將波導的第一端及第二端分別接合到所述第一導電部件及所述第二導電部件；及形成分別接觸所述波導的所述第一端及所述第二端的第三導電部件及第四導電部件。

根據本發明實施例，一種半導體結構包括：襯底；重布層，其安置于所述襯底上方且包括：第一電介質層，其在所述襯底上方；第一導電部件及第二導電部件，其在所述第一電介質層內；波導，其在所述第一電介質層上方且接合到所述第一導電部件及所述第二導電部件；第二電介質層，其橫向包圍所述波導；第三導電部件及第四導電部件，其耦合到所述波導；及第五導電部件，其在所述第一電介質層內且位于所述第一導電部件與所述襯底的表面之間；及半導體裸片，其在所述重布層上方且電連接到所述第一導電部件。

附圖說明

從結合附圖閱讀的以下詳細描述最好地理解本揭露的方面。應注意，根據行業標準做法，各種構件未按比例繪制。實際上，為使討論清楚，可任意增大或減小各種構件的尺寸。

圖1是根據本發明的一些實施例的半導體結構的示意性橫截面圖。

圖2是根據本發明的一些實施例的半導體結構的示意性橫截面圖。

圖3A是說明根據本發明的一些實施例的傳輸電路、接收電路及波導的示意圖。

圖3B是說明根據本發明的一些實施例的傳輸電路、接收電路及波導的示意圖。

圖4是根據本發明的一些實施例的制造半導體結構的方法的流程圖。

圖4A到4P是根據本發明的一些實施例的通過圖4的方法制造半導體結構的示意圖。

具體實施方式