[發明專利]具有上電復位信號波形可調功能的FPGA裝置

有效

• 申請號: 202010622773.9
• 申請日: 2020-07-01
• 公開（公告）號: CN111753487B
• 公開（公告）日: 2022-03-22
• 發明（設計）人: 單悅爾;徐彥峰;范繼聰;張艷飛;閆華
• 申請（專利權）人: 無錫中微億芯有限公司
• 主分類號: G06F30/343
• 分類號: G06F30/343
• 代理公司: 無錫華源專利商標事務所(普通合伙) 32228
• 代理人: 過顧佳;聶啟新

1.一種具有上電復位信號波形可調功能的FPGA裝置，其特征在于，所述FPGA裝置中包括FPGA裸片，所述FPGA裸片內包括上電復位電路、用電電路以及復位信號控制模塊，所述上電復位電路的輸入端連接電源、輸出端輸出第一上電復位脈沖信號，所述復位信號控制模塊的輸入端連接所述上電復位電路的輸出端并獲取所述第一上電復位脈沖信號，所述復位信號控制模塊的輸出端連接所述用電電路，所述復位信號控制模塊的控制端獲取若干個控制信號，所述復位信號控制模塊從獲取到的若干個控制信號中選擇一個控制信號，并根據選定的控制信號調整所述第一上電復位脈沖信號的波形得到第二上電復位脈沖信號，并將所述第二上電復位脈沖信號輸出給所述用電電路，所述用電電路根據所述第二上電復位脈沖信號進行上電，所述復位信號控制模塊獲取到的所述控制信號來自于所述上電復位電路或者所述FPGA裸片的外部，其中，來自于所述FPGA裸片的外部包括來自于整個FPGA裝置的外部或者來自于硅連接層或者來自于其他FPGA裸片。

2.根據權利要求1所述的FPGA裝置，其特征在于，所述復位信號控制模塊對所述第一上電復位脈沖信號的波形的調整包括改變波形寬度、改變波形的上升沿時刻、改變波形的下降沿時刻、改變波形的上升沿的陡度、改變波形的下降沿的陡度中的至少一種。

3.根據權利要求1或2所述的FPGA裝置，其特征在于，所述FPGA裝置還包括基板和硅連接層，所述基板、硅連接層和FPGA裸片從下至上依次層疊設置，所述硅連接層中布設有硅連接層邏輯電路，則所述復位信號控制模塊的控制端連接所述硅連接層邏輯電路，所述復位信號控制模塊獲取到的來自所述FPGA裸片的外部的控制信號包括所述硅連接層邏輯電路產生的控制信號。

4.根據權利要求1或2所述的FPGA裝置，其特征在于，所述FPGA裝置內部還包括基板和硅連接層，所述FPGA裝置內部包括若干個所述FPGA裸片，所述基板、硅連接層和FPGA裸片從下至上依次層疊設置，各個所述FPGA裸片均層疊設置在所述硅連接層上且所述硅連接層覆蓋所有的FPGA裸片，則所述FPGA裸片內的復位信號控制模塊的控制端還通過所述硅連接層內的跨裸片連線連接至其他FPGA裸片，所述復位信號控制模塊獲取到的來自所述FPGA裸片的外部的控制信號包括其他FPGA裸片產生的控制信號。

5.根據權利要求4所述的FPGA裝置，其特征在于，所述其他FPGA裸片產生的控制信號包括其他FPGA裸片內部的上電復位電路產生的第一上電復位脈沖信號、其他FPGA裸片內部的復位信號控制模塊產生的第二上電復位脈沖信號，以及其他FPGA裸片內部的其他控制信號中的至少一種。

6.根據權利要求4所述的FPGA裝置，其特征在于，所述FPGA裝置中的第i個FPGA裸片內的復位信號控制模塊的輸出端通過所述硅連接層內的跨裸片連線連接到第i+1個FPGA裸片內的復位信號控制模塊的控制端，所述第i+1個FPGA裸片內的復位信號控制模塊獲取到所述第i個FPGA裸片內的復位信號控制模塊產生的第二上電復位脈沖信號作為控制信號，所述FPGA裝置中的各個FPGA裸片內的復位信號控制模塊構成菊花鏈串聯結構，各個FPGA裸片通過內部的復位信號控制模塊實現按序復位。

7.根據權利要求1所述的FPGA裝置，其特征在于，所述復位信號控制模塊的控制端還連接所述FPGA裝置的外部端口，則所述復位信號控制模塊獲取到的來自所述FPGA裸片的外部的控制信號包括所述FPGA裝置的外部輸入的控制信號。