[發明專利]存儲電路、驅動芯片和顯示裝置

有效

• 申請號: 202010622721.1
• 申請日: 2020-06-30
• 公開（公告）號: CN111681689B
• 公開（公告）日: 2022-05-06
• 發明（設計）人: 張鈺磊;秦木金;徐再望
• 申請（專利權）人: 芯穎科技有限公司
• 主分類號: G11C8/12
• 分類號: G11C8/12;G09G3/20
• 代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463
• 代理人: 范彥揚

本發明的實施例提供了一種存儲電路、驅動芯片和顯示裝置。存儲電路包括存儲模塊和使能模塊，使能模塊包括控制單元和使能單元，控制單元與使能單元電連接，使能單元與存儲模塊電連接。存儲模塊包括多個閑置存儲模塊，閑置存儲模塊為不需要使用的存儲模塊。控制單元獲取第一時鐘信號和第二時鐘信號。與閑置存儲模塊對應的控制單元依據第一時鐘信號和第二時鐘信號譯碼出閑置觸發信號，并將閑置觸發信號提供至對應的使能單元。與多個閑置存儲模塊對應的多個使能單元依據閑置觸發信號同時向多個閑置存儲模塊發送使能信號。多個閑置存儲模塊依據使能信號同時獲取閑置數據。其能夠不需要額外增加跳線，就能解決多分辨率跳過中間不用的存儲模塊的問題。

技術領域

本發明涉及數字視頻處理技術領域，具體而言，涉及一種存儲電路、驅動芯片和顯示裝置。

背景技術

在目前的驅動芯片產品中，驅動芯片需要兼容的分辨率非常多。驅動芯片是按照行掃描的方式去對屏上的電容進行充電的，所以內部需要有一個串轉并的存儲電路。

存儲電路的容量是按照最大分辨率來設計的，如果分辨率比最大分辨率小，則會選擇存儲電路中部分存儲單元存儲數據，目前主流芯片都是選擇兩邊的存儲單元。對于大數據那一邊，中間的存儲單元不用，需要跳過去。為了實現該功能，一般都是采用跳線的方式，通過跳線控制存儲單元的時鐘或者使能信號來完成。如果分辨率比較多，跳線的方法會讓電路實現復雜化，而且在功能驗證時增加額外的負擔。

發明內容

本發明的目的包括，例如，提供了一種存儲電路、驅動芯片和顯示裝置，其能夠不需要額外增加跳線，就能解決多分辨率跳過中間不用的存儲模塊的問題。

本發明的實施例可以這樣實現：

第一方面，本發明實施例提供一種存儲電路，包括存儲模塊和使能模塊，所述使能模塊包括控制單元和使能單元，所述控制單元與所述使能單元電連接，所述使能單元與存儲模塊電連接；

所述存儲模塊包括多個閑置存儲模塊，所述閑置存儲模塊為不需要使用的存儲模塊；

所述控制單元用于獲取第一時鐘信號和第二時鐘信號；

與所述多個閑置存儲模塊對應的多個控制單元用于依據所述第一時鐘信號和所述第二時鐘信號譯碼出閑置觸發信號，并將所述閑置觸發信號提供至對應的使能單元；

與所述多個閑置存儲模塊對應的多個使能單元用于依據所述閑置觸發信號同時向所述多個閑置存儲模塊發送使能信號；

所述多個閑置存儲模塊用于依據所述使能信號同時獲取閑置數據。

在可選的實施方式中，所述存儲模塊還包括多個使用存儲模塊，所述使用存儲模塊為需要使用的存儲模塊；

所述控制單元還用于獲取使能觸發信號；

與所述多個使用存儲模塊對應的多個控制單元用于將所述使能觸發信號發送至對應的使能單元；

所述使能單元用于獲取所述第二時鐘信號；

與所述多個使用存儲模塊對應的多個使能單元用于依據所述使能觸發信號和所述第二時鐘信號依次向所述多個使用存儲模塊發送使能信號；

所述多個使用存儲模塊用于依據所述使能信號依次對正常數據進行存儲。

在可選的實施方式中，與所述多個閑置存儲模塊對應的多個控制單元用于在所述第一時鐘信號和所述第二時鐘信號同時出現上升沿時刻開始，至所述第一時鐘信號和所述第二時鐘信號中后出現下降沿時刻結束的時間段，產生所述閑置觸發信號。

在可選的實施方式中，所述存儲模塊為寄存器和鎖存器中的一種。

在可選的實施方式中，所述使能單元為鎖存器。

在可選的實施方式中，所述控制單元為組合邏輯模塊。