[發明專利]利用硅連接層集成HBM存儲裸片的多裸片FPGA

有效

• 申請號: 202010620175.8
• 申請日: 2020-07-01
• 公開（公告）號: CN111755435B
• 公開（公告）日: 2022-03-22
• 發明（設計）人: 徐彥峰;范繼聰;單悅爾;閆華;張艷飛
• 申請（專利權）人: 無錫中微億芯有限公司
• 主分類號: H01L25/18
• 分類號: H01L25/18;H01L25/00;H01L23/535;H01L23/538;G06F30/34
• 代理公司: 無錫華源專利商標事務所(普通合伙) 32228
• 代理人: 過顧佳;聶啟新

1.一種利用硅連接層集成HBM存儲裸片的多裸片FPGA，其特征在于，所述多裸片FPGA包括基板、層疊設置在所述基板上的硅連接層、層疊設置在所述硅連接層上的FPGA裸片和HBM存儲裸片，所述硅連接層覆蓋所有的FPGA裸片和HBM存儲裸片；

所述FPGA裸片內包括裸片NOC網絡、硅堆疊連接模塊和連接點引出端，所述硅堆疊連接模塊內包括若干個硅堆疊連接點，所述裸片NOC網絡包括若干個通過路由通道相連的裸片路由節點，每個裸片路由節點包括通過網絡接口相連的功能IP模塊和路由器，相鄰的裸片路由節點通過連接在路由器之間的路由通道相連；裸片路由節點中的路由器與硅堆疊連接點相連，所述硅堆疊連接點通過重布線層內的頂層金屬線連接相應的連接點引出端；

所述硅連接層內布設有硅連接層互連框架，所述硅連接層互連框架包括路由器、網絡接口和路由通道，相鄰的路由器分別通過路由通道相連，每個所述路由器連接一個網絡接口，每個路由器的設置在四個不同的方向的4組輸入輸出端口分別與四個方向相鄰的路由器相連；

所述HBM存儲裸片的HBM接口同時連接所述硅連接層互連框架中的N個網絡接口，N≥2，所述HBM存儲裸片與其相連的N個網絡接口和N個路由器構成一個HBM節點；所述FPGA裸片上與裸片路由節點相連的連接點引出端連接到所述硅連接層互連框架中的路由器，所述HBM節點使用多個路由器同時與所述FPGA裸片內的N個裸片路由節點互連通信。

2.根據權利要求1所述的多裸片FPGA，其特征在于，所述硅連接層內還布設有與所述硅連接層互連框架中的網絡接口相連的FIFO，每個FIFO及其相連的網絡接口和路由器構成一個中轉節點，每個HBM節點通過N個中轉節點同時與N個裸片路由節點互連通信。

3.根據權利要求1或2所述的多裸片FPGA，其特征在于，

每個HBM節點將待傳輸數據分為N組子數據，N組子數據的位寬之和為所述待傳輸數據的位寬，N組子數據的位寬相同或不同，所述HBM節點通過其連接的N個路由器將N組子數據分別傳輸給所述FPGA裸片內的N個裸片路由節點；

和/或，所述FPGA裸片內的N個裸片路由節點分別將N組子數據通過HBM節點連接的N個路由器傳輸給所述HBM節點，所述HBM節點將N組子數據合并形成高位寬數據。

4.根據權利要求1所述的多裸片FPGA，其特征在于，所述硅連接層片上網絡中的每個路由器包括5*5的全互通開關陣列及其相連的5組輸入輸出端口，其中一組輸入輸出端口連接對應的網絡接口，其余4組輸入輸出端口分別設置在四個不同的方向，分別用于與四個方向相鄰的路由器相連；各個路由器形成二維互聯陣列。