[發(fā)明專利]利用硅連接層集成HBM存儲裸片的多裸片F(xiàn)PGA

有效

• 申請?zhí)枺?/td>: 202010620175.8
• 申請日: 2020-07-01
• 公開（公告）號: CN111755435B
• 公開（公告）日: 2022-03-22
• 發(fā)明（設(shè)計）人: 徐彥峰;范繼聰;單悅爾;閆華;張艷飛
• 申請（專利權(quán)）人: 無錫中微億芯有限公司
• 主分類號: H01L25/18
• 分類號: H01L25/18;H01L25/00;H01L23/535;H01L23/538;G06F30/34
• 代理公司: 無錫華源專利商標(biāo)事務(wù)所(普通合伙) 32228
• 代理人: 過顧佳;聶啟新

本申請公開了一種利用硅連接層集成HBM存儲裸片的多裸片F(xiàn)PGA，涉及FPGA技術(shù)領(lǐng)域，該多裸片F(xiàn)PGA內(nèi)部設(shè)計有源的硅連接層并在其上集成FPGA裸片和HBM存儲裸片，硅連接層內(nèi)部布設(shè)硅連接層互連框架，HBM存儲裸片接入硅連接層互連框架，與多個網(wǎng)絡(luò)接口和多個路由器形成HBM節(jié)點，F(xiàn)PGA裸片內(nèi)部已有的裸片路由節(jié)點接入硅連接層互連框架與HBM節(jié)點形成更大的片上網(wǎng)絡(luò)，HBM節(jié)點可以使用多個路由器同時與FPGA裸片內(nèi)部多個裸片路由節(jié)點傳輸數(shù)據(jù)，該結(jié)構(gòu)實現(xiàn)了HBM存儲裸片與FPGA裸片的高效通信互聯(lián)，具有高存儲帶寬、高數(shù)據(jù)輸入輸出。

技術(shù)領(lǐng)域

本發(fā)明涉及FPGA技術(shù)領(lǐng)域，尤其是一種利用硅連接層集成HBM存儲裸片的多裸片F(xiàn)PGA。

背景技術(shù)

FPGA(Field Programmable Gate Array，現(xiàn)場可編程邏輯門陣列)是一種硬件可編程的邏輯器件，廣泛應(yīng)用于移動通信、數(shù)據(jù)中心、導(dǎo)航制導(dǎo)和自動駕駛等領(lǐng)域。隨著應(yīng)用驅(qū)動和集成電路制造工藝的快速發(fā)展，F(xiàn)PGA的規(guī)模越來越大，大數(shù)據(jù)量的存儲和運算對高帶寬存儲的需求不斷增大，HBM(HighBandwidth Memory)是一款新型的內(nèi)存芯片，具有大容量、高位寬的優(yōu)勢，F(xiàn)PGA支持HBM成為當(dāng)前的主流趨勢。

發(fā)明內(nèi)容

本發(fā)明人針對上述問題及技術(shù)需求，提出了一種利用硅連接層集成HBM存儲裸片的多裸片F(xiàn)PGA，本發(fā)明的技術(shù)方案如下：

一種利用硅連接層集成HBM存儲裸片的多裸片F(xiàn)PGA，該多裸片F(xiàn)PGA包括基板、層疊設(shè)置在基板上的硅連接層、層疊設(shè)置在硅連接層上的FPGA裸片和HBM存儲裸片，硅連接層覆蓋所有的FPGA裸片和HBM存儲裸片；

FPGA裸片內(nèi)包括裸片NOC網(wǎng)絡(luò)、硅堆疊連接模塊和連接點引出端，硅堆疊連接模塊內(nèi)包括若干個硅堆疊連接點，裸片NOC網(wǎng)絡(luò)包括若干個通過路由通道相連的裸片路由節(jié)點，每個裸片路由節(jié)點包括通過網(wǎng)絡(luò)接口相連的功能IP模塊和路由器，相鄰的裸片路由節(jié)點通過連接在路由器之間的路由通道相連；裸片路由節(jié)點中的路由器與硅堆疊連接點相連，硅堆疊連接點通過重布線層內(nèi)的頂層金屬線連接相應(yīng)的連接點引出端；

硅連接層內(nèi)布設(shè)有硅連接層互連框架，硅連接層互連框架包括路由器、網(wǎng)絡(luò)接口和路由通道，相鄰的路由器分別通過路由通道相連，每個路由器連接一個網(wǎng)絡(luò)接口；

HBM存儲裸片的HBM接口同時連接硅連接層互連框架中的N個網(wǎng)絡(luò)接口，N≥2，HBM存儲裸片與其相連的N個網(wǎng)絡(luò)接口和N個路由器構(gòu)成一個HBM節(jié)點；FPGA裸片上與裸片路由節(jié)點相連的連接點引出端連接到硅連接層互連框架中的路由器，HBM節(jié)點同時與FPGA裸片內(nèi)的N個裸片路由節(jié)點互連通信。

其進(jìn)一步的技術(shù)方案為，硅連接層內(nèi)還布設(shè)有與硅連接層互連框架中的網(wǎng)絡(luò)接口相連的FIFO，每個FIFO及其相連的網(wǎng)絡(luò)接口和路由器構(gòu)成一個中轉(zhuǎn)節(jié)點，每個HBM節(jié)點通過N個中轉(zhuǎn)節(jié)點同時與N個裸片路由節(jié)點互連通信。

其進(jìn)一步的技術(shù)方案為，每個HBM節(jié)點將待傳輸數(shù)據(jù)分為N組子數(shù)據(jù)，N組子數(shù)據(jù)的位寬之和為待傳輸數(shù)據(jù)的位寬，N組子數(shù)據(jù)的位寬相同或不同，HBM節(jié)點通過其連接的N個路由器將N組子數(shù)據(jù)分別傳輸給FPGA裸片內(nèi)的N個裸片路由節(jié)點；

和/或，F(xiàn)PGA裸片內(nèi)的N個裸片路由節(jié)點分別將N組子數(shù)據(jù)通過HBM節(jié)點連接的N個路由器傳輸給HBM節(jié)點，HBM節(jié)點將N組子數(shù)據(jù)合并形成高位寬數(shù)據(jù)。

其進(jìn)一步的技術(shù)方案為，硅連接層片上網(wǎng)絡(luò)中的每個路由器包括5*5的全互通開關(guān)陣列及其相連的5組輸入輸出端口，其中一組輸入輸出端口連接對應(yīng)的網(wǎng)絡(luò)接口，其余4組輸入輸出端口分別設(shè)置在四個不同的方向，分別用于與四個方向相鄰的路由器相連；各個路由器形成二維互聯(lián)陣列。

本發(fā)明的有益技術(shù)效果是：