[發明專利]內部集成具有不同位寬連線的片上網絡的FPGA裝置

有效

• 申請號: 202010620172.4
• 申請日: 2020-07-01
• 公開（公告）號: CN111679615B
• 公開（公告）日: 2021-10-15
• 發明（設計）人: 單悅爾;徐彥峰;范繼聰;張艷飛;閆華
• 申請（專利權）人: 無錫中微億芯有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 無錫華源專利商標事務所(普通合伙) 32228
• 代理人: 過顧佳;聶啟新

本申請公開了一種內部集成具有不同位寬連線的片上網絡的FPGA裝置，涉及FPGA技術領域，該FPGA裝置內部集成有片上網絡，片上網絡內部相鄰的路由節點通過路由通道雙向互連，任意兩個路由節點之間通過若干個路由通道形成節點互連路徑；不同路由節點之間的路由通道的連線位寬相同或不同，片上網絡內至少包括兩種不同連線位寬的路由通道，該片上網絡的路由節點之間的路由通道配置成不同寬度，同時路由節點支持多種位寬模式，配合可調位寬的路由通道可以根據需要實現兩路由節點間不同位寬的通信，提高傳輸帶寬。

技術領域

本發明涉及FPGA技術領域，尤其是一種內部集成具有不同位寬連線的片上網絡的FPGA裝置。

背景技術

FPGA(Field Programmable Gate Array，現場可編程邏輯門陣列)是一種硬件可編程的邏輯器件，廣泛應用于移動通信、數據中心、導航制導和自動駕駛等領域。隨著新型應用對帶寬、存儲和數據處理能力的需求不斷提高，傳統FPGA規模和片內互連帶寬成為性能瓶頸。

發明內容

本發明人針對上述問題及技術需求，提出了一種內部集成具有不同位寬連線的片上網絡的FPGA裝置，該FPGA裝置內部集成有片上網絡，片上網絡包括若干個路由節點，每個路由節點包括通過網絡接口相連的功能IP模塊和路由器，相鄰的路由節點中的路由器通過路由通道雙向互連，任意兩個路由節點之間通過若干個路由通道形成節點互連路徑；不同路由節點之間的路由通道的連線位寬相同或不同，片上網絡內至少包括兩種不同連線位寬的路由通道，且每條節點互連路徑的數據位寬為節點互連路徑中所有路由通道的連線位寬的最小值。

其進一步的技術方案為，每個路由節點內的路由器包括5*5的全互通開關陣列及其相連的五組輸入輸出端口，其中一組輸入輸出端口通過網絡接口連接對應的功能IP模塊，其余四組輸入輸出端口分別設置在四個不同的方向，分別用于與四個方向相鄰的路由節點中的路由器相連；路由器內部在四個方向的輸入輸出端口處均設置有FIFO電路，FIFO電路用于實現數據緩沖，FIFO電路支持多位寬模式并根據控制信號工作于相應的位寬模式，不同位寬模式下FIFO電路的輸入位寬和/或輸出位寬不同。

其進一步的技術方案為，路由器中每組輸入輸出端口的端口線均為W位寬，使用端口線低位的W/n條線構成W/n位寬的路由通道。

其進一步的技術方案為，FPGA裝置內至少包括FPGA裸片，片上網絡中的路由節點包括FPGA裸片內的裸片路由節點，裸片路由節點包括裸片硬核節點和/或裸片軟核節點，裸片硬核節點為直接內建在FPGA裸片內的節點，裸片軟核節點為使用FPGA裸片內的邏輯資源模塊配置形成的節點。

其進一步的技術方案為，FPGA裸片內部用于配置形成裸片軟核節點的邏輯資源模塊包括CLB、BRAM和DSP中的至少一種。

其進一步的技術方案為，FPGA裝置內還包括基板以及層疊設置在基板上的硅連接層，FPGA裸片層疊設置在硅連接層上，片上網絡中的路由節點還包括布設在硅連接層內的硅連接層路由節點；

FPGA裸片內還包括硅堆疊連接點和連接點引出端，硅堆疊連接模塊內包括若干個硅堆疊連接點，FPGA裸片內的裸片路由節點中的路由器與相應的硅堆疊連接點相連，硅堆疊連接點通過重布線層內的頂層金屬線連接相應的連接點引出端；FPGA裸片上與內部的裸片路由節點相連的連接點引出端通過硅連接層內的金屬連線連接到相應的硅連接層路由節點中的路由器。

其進一步的技術方案為，硅連接層路由節點中的功能IP模塊包括布設在硅連接層內的存儲芯片，存儲芯片包括HBM和DDR5中的至少一種。

其進一步的技術方案為，FPGA裝置內包括若干個FPGA裸片，各個FPGA裸片均層疊設置在硅連接層上且硅連接層覆蓋所有的FPGA裸片，則各個FPGA裸片上與內部的裸片路由節點相連的連接點引出端通過硅連接層內的金屬連線連接到相應的硅連接層路由節點中的路由器；FPGA裝置內部集成的片上網絡中的路由節點包括各個FPGA裸片內的裸片路由節點以及硅連接層路由節點。