[發明專利]集成電路芯片裝置及相關產品

在審

• 申請號: 202010617209.8
• 申請日: 2018-02-27
• 公開（公告）號: CN111767998A
• 公開（公告）日: 2020-10-13
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 上海寒武紀信息科技有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06N3/04;G06F17/16
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 熊永強

1.一種集成電路芯片裝置，其特征在于，所述集成電路芯片裝置包括：主處理電路以及多個基礎處理電路；所述主處理電路包括第一映射電路，所述多個基礎處理電路中至少一個電路包括第二映射電路，所述第一映射電路以及所述第二映射電路均用于執行神經網絡運算中的各個數據的壓縮處理；

所述主處理電路，用于獲取輸入數據塊、權值數據塊以及乘法指令，依據所述乘法指令將所述輸入數據塊劃分成分發數據塊，將所述權值數據塊劃分成廣播數據塊；依據所述乘法指令的運算控制確定啟動第一映射電路對第一數據塊進行處理，得到處理后的第一數據塊；所述第一數據塊包括所述分發數據塊和/或所述廣播數據塊；依據所述乘法指令將處理后的第一數據塊發送至與所述主處理電路相連的基礎處理電路中的至少一個基礎處理電路；

所述多個基礎處理電路，用于依據所述乘法指令的運算控制確定是否啟動第二映射電路對第二數據塊進行處理，依據處理后的第二數據塊以并行方式執行神經網絡中的運算得到運算結果，并將該運算結果通過與所述主處理電路連接的基礎處理電路傳輸給所述主處理電路；所述第二數據塊為所述基礎處理電路確定的接收所述主處理電路發送的數據塊，所述第二數據塊與所述處理后的第一數據塊關聯；

所述主處理電路，用于將所述運算結果處理得到所述乘法指令的指令結果。

2.根據權利要求1所述的集成電路芯片裝置，其特征在于，

所述基礎處理電路，具體用于對該基本數據塊與該廣播數據塊執行乘積運算得到乘積結果，將所述乘積結果累加得到運算結果，將所述運算結果發送至所述主處理電路；

所述主處理電路，用于在對所述運算結果累加后得到累加結果，將該累加結果排列得到所述指令結果；

所述輸入數據塊為：向量或矩陣；

所述權值數據塊為：向量或矩陣。

3.根據權利要求1所述的集成電路芯片裝置，其特征在于，

所述主處理電路，具體用于將所述廣播數據塊或處理后的廣播數據塊通過一次廣播至所述多個基礎處理電路；或者，

所述主處理電路，具體用于將所述廣播數據塊或者處理后的廣播數據塊分成多個部分廣播數據塊，將所述多個部分廣播數據塊通過多次廣播至所述多個基礎處理電路。

4.根據權利要求1所述的集成電路芯片裝置，其特征在于，

所述主處理電路，具體用于將所述處理后的廣播數據塊以及該廣播數據塊關聯的標識數據塊進行拆分得到多個部分廣播數據塊以及所述多個部分廣播數據塊各自關聯的標識數據塊；將所述多個部分廣播數據塊以及所述多個部分廣播數據塊各自關聯的標識數據塊通過一次或多次廣播至所述基礎處理電路；所述多個部分廣播數據塊組合形成所述處理后的廣播數據塊；

所述基礎處理電路，具體用于啟動所述第二映射電路依據所述部分廣播數據塊關聯的標識數據塊以及所述基本數據塊關聯的標識數據塊得到連接標識數據塊；根據所述連接標識數據塊對所述部分廣播數據塊以及所述基本數據塊進行處理得到處理后的廣播數據塊以及處理后的基本數據塊；對所述處理后的廣播數據塊以及處理后的基本數據塊執行乘積運算；

或者，所述基礎處理電路，具體用于啟動所述第二映射電路依據所述部分廣播數據塊關聯的標識數據塊對所述基本數據塊進行處理得到處理后的基本數據塊，對所述處理后的基本數據以及所述部分廣播數據塊執行乘積運算。

5.根據權利要求4所述的集成電路芯片裝置，其特征在于，

所述基礎處理電路，具體用于將該部分廣播數據塊與該基本數據塊執行一次乘積后得到乘積結果，將所述乘積結果累加得到部分運算結果，將所述部分運算結果發送至所述主處理電路；或者，

所述基礎處理電路，具體用于復用n次該部分廣播數據塊執行該部分廣播數據塊與n個該基本數據塊的內積運算得到n個部分處理結果，將n個部分處理結果分別累加后得到n個部分運算結果，將所述n個部分運算結果發送至主處理電路，所述n為大于等于2的整數。

6.根據權利要求1所述的集成電路芯片裝置，其特征在于，所述集成電路芯片裝置還包括：分支處理電路，所述分支處理電路設置在主處理電路與至少一個基礎處理電路之間；

所述分支處理電路，用于在主處理電路與至少一個基礎處理電路之間轉發數據。