[發(fā)明專利]一種集成新型刻蝕工藝JBS的碳化硅UMOSFET器件及其制備方法

在審

• 申請?zhí)枺?/td>: 202010616521.5
• 申請日: 2020-06-30
• 公開（公告）號: CN111900208A
• 公開（公告）日: 2020-11-06
• 發(fā)明（設(shè)計）人: 湯曉燕;白志強;何艷靜;袁昊;宋慶文;張玉明
• 申請（專利權(quán)）人: 西安電子科技大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/06;H01L29/16;H01L29/423
• 代理公司: 西安嘉思特知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 61230
• 代理人: 李園園

1.一種集成新型刻蝕工藝JBS的碳化硅UMOSFET器件，其特征在于，包括：

N+襯底層(1)；

設(shè)置有第一溝槽(14)和第二溝槽(15)的N-外延層(2)，設(shè)置于所述N+襯底層(1)的上表面，所述第一溝槽(14)和所述第二溝槽(15)相鄰間隔設(shè)置；

第一P+注入?yún)^(qū)(3)，圍繞所述第一溝槽(14)的側(cè)面和底面設(shè)置；

第二P+注入?yún)^(qū)(4)，圍繞所述第二溝槽(15)的側(cè)面和底面設(shè)置；

柵電極(6)，位于所述N-外延層(2)的第三溝槽(19)內(nèi)；

柵介質(zhì)層(5)，圍繞所述柵電極(6)的側(cè)面和底面設(shè)置，且與所述第一P+注入?yún)^(qū)(3)、所述第二P+注入?yún)^(qū)(4)間隔設(shè)置，所述柵介質(zhì)層(5)與所述第二P+注入?yún)^(qū)(4)分別設(shè)置于所述第一P+注入?yún)^(qū)(3)的兩側(cè)；

第一P-阱區(qū)(7)，位于所述N-外延層(2)內(nèi)部，設(shè)置于所述柵介質(zhì)層(5)遠離所述第一P+注入?yún)^(qū)(3)的一側(cè)；

第二P-阱區(qū)(8)，位于所述N-外延層(2)內(nèi)部，設(shè)置于所述柵介質(zhì)層(5)與所述第一P+注入?yún)^(qū)(3)之間；

第一N+注入?yún)^(qū)(9)，位于所述N-外延層(2)內(nèi)部，且位于所述第一P-阱區(qū)(7)上方；

第二N+注入?yún)^(qū)(10)，位于所述N-外延層(2)內(nèi)部，且位于所述第二P-阱區(qū)(8)上方；

第一金屬(11)，覆于所述第一P+注入?yún)^(qū)(3)的上表面及所述第一溝槽(14)的表面、所述第二P+注入?yún)^(qū)(4)的上表面及所述第二溝槽(15)的表面和所述第二N+注入?yún)^(qū)(10)的部分上表面，所述第一金屬(11)與所述第一P+注入?yún)^(qū)(3)、所述第二P+注入?yún)^(qū)(4)和所述第二N+注入?yún)^(qū)(10)的接觸界面為歐姆接觸；

第二金屬(12)，覆于所述第一P+注入?yún)^(qū)(3)和所述第二P+注入?yún)^(qū)(4)之間的所述N-外延層(2)的表面，所述第二金屬(12)與所述N-外延層(2)的接觸界面為肖特基接觸；

漏電極(13)，設(shè)置于所述N+襯底層(1)的下表面。

2.根據(jù)權(quán)利要求1所述的集成新型刻蝕工藝JBS的碳化硅UMOSFET器件，其特征在于，所述第一P+注入?yún)^(qū)(3)的深度大于所述柵介質(zhì)層(5)的深度。

3.根據(jù)權(quán)利要求1所述的集成新型刻蝕工藝JBS的碳化硅UMOSFET器件，其特征在于，所述第二P+注入?yún)^(qū)(4)的深度大于所述柵介質(zhì)層(5)的深度。

4.根據(jù)權(quán)利要求1所述的集成新型刻蝕工藝JBS的碳化硅UMOSFET器件，其特征在于，所述柵電極(6)的材料為多晶硅。

5.根據(jù)權(quán)利要求1所述的集成新型刻蝕工藝JBS的碳化硅UMOSFET器件，其特征在于，所述第一金屬(11)的材料為鋁。

6.根據(jù)權(quán)利要求1所述的集成新型刻蝕工藝JBS的碳化硅UMOSFET器件，其特征在于，所述第二金屬(12)的材料為鈦、鎳、鉬或鎢。

7.根據(jù)權(quán)利要求1所述的集成新型刻蝕工藝JBS的碳化硅UMOSFET器件，其特征在于，所述漏電極(13)的材料為鈦、鎳或銀。