[發明專利]一種基于FPGA的自適應429數據接收速率的接收方法及系統

有效

• 申請號: 202010601396.0
• 申請日: 2020-06-29
• 公開（公告）號: CN111934962B
• 公開（公告）日: 2021-09-21
• 發明（設計）人: 鄒亮;劉晉;陳曦;楊雅馨
• 申請（專利權）人: 四川九洲空管科技有限責任公司
• 主分類號: H04L12/40
• 分類號: H04L12/40
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 管高峰

本發明提供了一種基于FPGA的自適應429數據接收速率的接收方法，包括：S1、對接收的429+端和?端數據進行毛刺濾除；S2、在+端和?端有且僅有一端電平為高的數據是開始計時，并緩存接收到的數據，在+端或?端發生跳變時結束計時同時結束緩存，得到計時t1，計時t1時間段內接收到的數據；S3、在數據接收+端或者?端從高電平跳變到低電平開始計時，直到+端或?端從低電平跳變到高電平停止計時，得到計時t2；S4、將計時t1與計時t2相加得到接收一位429數據所需的時間t3；S5、從緩存的數據中提取t3的長度的數據，得到一位429數據；S6、重復步驟S1?S5 32次，即可得到完整的一個429數據。本發明能保證發送設備的429數據發送速率發生變化可以自適應的進行正確的接收。

技術領域

本發明涉及通信領域，特別涉及一種基于FPGA的自適應429數據接收速率的接收方法及系統。

背景技術

ARINC 429總線協議是美國航空電子工程委員會(簡稱AEC)于1977年7月提出的并獲得批準使用的。協議標準規定了航空電子設備及有關系統間的數據信息傳輸要求。ARINC429總線結構簡單、性能穩定，抗干擾性強且可靠性高。它采用雙極性歸零的三態碼的調制方式，高速工作速率的位速率為100Kb/s(見圖1，每位數據位持續10us)，低速工作速率的位速率為12.5Kb/s(12Kb/s～14.5Kb/s)(見圖2，每位數據位持續80us)，在選定內容的位速率其誤差范圍在1％之內。

ARINC 429傳輸的方式是異步傳輸的且基本單位是字，每個字由32位組成。位同步信息是在雙極歸零碼信號波形中攜帶著，字同步是以傳輸同期間至少4位的零電平時間間隔為基準，緊跟該字間隔后要發送的第一位的起點即為新字的起點(見圖3)。

當前的429接收設備的接收速率是根據發送設備的429發送速率(100Kb/s或者12.5Kb/s)進行事先匹配的且固定的。主要存在以下問題：

1)發送設備的發送速率不標準；發射設備的發送速率不是標準的(標準的發送速率為100Kb/s或者12.5Kb/s)，可能造成接收的429數據錯誤；

2)晶振老化：隨著使用時間的延長，發送設備存在晶振老化或者時鐘漂移，但接收設備的接收速率是固定的可能造成接收的429數據錯誤；

3)調試麻煩：當發送設備的發送速率變化時，常規做法是需要示波器測量當前發送設備的發送速率后再修改接收設備的接收速率的相關程序，更改慢、效率低。

發明內容

針對現有技術中所介紹的方法存在的缺陷，同時也為了適應不同速率的設備達到自適應的接收的目的，本發明設計提出了一種基于FPGA的自適應429數據接收速率的接收方法及系統，利用FPGA的高精度數據采樣，對不同設備發送的多種429發射速率進行準確、快速的判斷，使接收429速率自動、自適應的與發送速率匹配，正確的接收429數據。

本發明采用的技術方案如下：一種基于FPGA的自適應429數據接收速率的接收方法，包括以下步驟：

S1、對接收的429+端和-端數據進行毛刺濾除；

S2、在數據接收+端和-端有且僅有一端電平為高的數據是開始計時，并緩存接收到的數據，在+端或-端發生跳變時結束計時同時結束緩存，得到計時t1，計時t1時間段內接收到的數據；

S3、在數據接收+端或者-端從高電平跳變到低電平開始計時，直到+端或-端從低電平跳變到高電平停止計時，得到計時t2；

S4、將計時t1與計時t2相加得到接收一位完整429數據所需的時間t3；

S5、從緩存的接收到的數據中提取t3的長度的數據，得到一位429數據；

S6、重復步驟S1-S5 32次，即可得到完整的一個429數據。