[發(fā)明專利]一種基于FPGA的自適應(yīng)429數(shù)據(jù)接收速率的接收方法及系統(tǒng)

有效

• 申請?zhí)枺?/td>: 202010601396.0
• 申請日: 2020-06-29
• 公開（公告）號: CN111934962B
• 公開（公告）日: 2021-09-21
• 發(fā)明（設(shè)計）人: 鄒亮;劉晉;陳曦;楊雅馨
• 申請（專利權(quán)）人: 四川九洲空管科技有限責任公司
• 主分類號: H04L12/40
• 分類號: H04L12/40
• 代理公司: 成都九鼎天元知識產(chǎn)權(quán)代理有限公司 51214
• 代理人: 管高峰

1.一種基于FPGA的自適應(yīng)429數(shù)據(jù)接收速率的接收方法，其特征在于，包括以下步驟：

S1、對接收的429+端和-端數(shù)據(jù)進行毛刺濾除；

S2、在數(shù)據(jù)接收+端和-端有且僅有一端電平為高的數(shù)據(jù)是開始計時，并緩存接收到的數(shù)據(jù)，在+端或-端發(fā)生跳變時結(jié)束計時同時結(jié)束緩存，得到計時t1，計時t1時間段內(nèi)接收到的數(shù)據(jù)；

S3、在數(shù)據(jù)接收+端或者-端從高電平跳變到低電平開始計時，直到+端或-端從低電平跳變到高電平停止計時，得到計時t2；

S4、將計時t1與計時t2相加得到接收一位完整429數(shù)據(jù)所需的時間t3；

S5、從緩存的接收到的數(shù)據(jù)中提取t3的長度的數(shù)據(jù)，得到一位429數(shù)據(jù)；

S6、重復步驟S1-S5 32次，即可得到完整的一個429數(shù)據(jù)。

2.根據(jù)權(quán)利要求1所述的基于FPGA的自適應(yīng)429數(shù)據(jù)接收速率的接收方法，其特征在于，所述步驟S4中，若計時t1與計時t2的差值過大，丟棄當前數(shù)據(jù)進入步驟S1。

3.一種基于FPGA的自適應(yīng)429數(shù)據(jù)接收速率的接收系統(tǒng)，其特征在于，包括：

緩存模塊，用于緩存數(shù)據(jù)接收+端和-端接收到的數(shù)據(jù)；

第一計時模塊，在數(shù)據(jù)接收+端和-端有且僅有一端電平為高的數(shù)據(jù)是開始計時，在+端或-端發(fā)生跳變時結(jié)束計時，得到計時t1；

第一計時模塊，在數(shù)據(jù)接收+端或者-端從高電平跳變到低電平開始計時，直到+端或-端從低電平跳變到高電平停止計時，得到計時t2；

時間計算模塊，對計時t1與計時t2的求和得到t3；

數(shù)據(jù)位提取模塊，接收時間計算模塊的求和結(jié)果t3，根據(jù)求和結(jié)果從緩存模塊從提取t3的長度的數(shù)據(jù)，完成一位429數(shù)據(jù)的提取。

4.根據(jù)權(quán)利要求3所述的基于FPGA的自適應(yīng)429數(shù)據(jù)接收速率的接收系統(tǒng)，其特征在于，還包括濾波模塊，用于對接收到的數(shù)據(jù)進行毛刺濾除。

5.根據(jù)權(quán)利要求4所述的基于FPGA的自適應(yīng)429數(shù)據(jù)接收速率的接收系統(tǒng)，其特征在于，還包括數(shù)據(jù)輸出模塊，在數(shù)據(jù)位提取模塊經(jīng)32次提取數(shù)據(jù)后，完成一個429數(shù)據(jù)的輸出。

6.根據(jù)權(quán)利要求5所述的基于FPGA的自適應(yīng)429數(shù)據(jù)接收速率的接收系統(tǒng)，其特征在于，所述緩存模塊的緩存長度為接收1位429數(shù)據(jù)所需要的最長的緩存空間。

7.根據(jù)權(quán)利要求3所述的基于FPGA的自適應(yīng)429數(shù)據(jù)接收速率的接收系統(tǒng)，其特征在于，所述系統(tǒng)采用VHDL/Verilog硬件語言設(shè)計。