[發明專利]淺溝槽隔離結構的制造方法及半導體器件的制造方法

在審

• 申請號: 202010601275.6
• 申請日: 2020-06-29
• 公開（公告）號: CN113937053A
• 公開（公告）日: 2022-01-14
• 發明（設計）人: 馬鳳麟;金興成;于紹欣;楊曉芳
• 申請（專利權）人: 無錫華潤微電子有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 虞凌霄

本發明涉及一種淺溝槽隔離結構的制造方法及半導體器件的制造方法，所述淺溝槽隔離結構的制造方法包括：在高密度等離子體化學氣相沉積硅氧化物填充淺溝槽隔離結構之前，于襯底需要形成淺溝槽隔離結構的位置摻雜P型離子；HDPCVD硅氧化物填充淺溝槽隔離結構，襯底偏壓功率為1500W，氧氣的流通速率為100?300sccm。本發明在HDPCVD硅氧化物填充STI結構之前，通過P型摻雜增加了襯底在與STI交界處的空穴濃度，這些空穴能夠與輻照等特殊環境下感應出的負電荷復合，阻斷漏電通道，提升芯片電路的良率與可靠性。而通過調低HDPCVD的bias power，可以減輕STI下方的等離子體損傷，避免ASI注入失效。通過優化HDPCVD氧氣的流通速率，優化HDPCVD填充STI的填充性能，保證硅氧化物填充正常。

技術領域

本發明涉及半導體制造領域，特別是涉及一種淺溝槽隔離結構的制造方法。

背景技術

在芯片的先進制程中，常常會采用淺溝槽隔離(STI)工藝進行器件隔離，STI結構通常通過氧化硅填充。但在一些輻照等特殊環境中，如：醫學影像設備周邊、壓力容器無損檢測現場以及放射性礦藏核電站等區域，形成有淺溝槽隔離的半導體器件經電離輻射，會在其與有源區界面形成空間電荷層(空穴)，致使器件退化，此時芯片的良率與可靠性難以得到保障。隨著科技發展，應用于特殊環境芯片的需求與日俱增，采用合適的方法減少器件在上述特殊環境中的漏電，防止器件退化，提高此類產品的良率與可靠性是必需的。

發明內容

基于此，有必要提供一種能夠使器件適用于上述特殊環境的淺溝槽隔離結構的制造方法及半導體器件的制造方法。

一種淺溝槽隔離結構的制造方法，包括：在高密度等離子體化學氣相沉積硅氧化物填充淺溝槽隔離結構之前，于襯底需要形成淺溝槽隔離結構的位置摻雜P型離子；高密度等離子體化學氣相沉積硅氧化物填充淺溝槽隔離結構，襯底偏壓功率為1500-2200W，氧氣的流通速率為100-300sccm。

在其中一個實施例中，所述于襯底需要形成淺溝槽隔離結構的位置摻雜P型離子的步驟包括第一ASI注入和第二ASI注入，所述第一ASI注入是垂直注入以在淺溝槽隔離結構底部下方形成所需的空穴濃度增加區，所述第二ASI注入是傾斜注入以在淺溝槽隔離結構側面形成所需的空穴濃度增加區。

在其中一個實施例中，所述第一ASI注入的注入離子為硼離子，所述第二ASI注入的注入離子為銦離子。

在其中一個實施例中，所述第一ASI注入的注入能量為30KeV-200KeV，注入劑量為2E13-9E13/cm²；所述第二ASI注入的注入能量為100KeV-800KeV，注入劑量為2E13-9E13/cm²。

在其中一個實施例中，所述高密度等離子體化學氣相沉積硅氧化物填充淺溝槽隔離結構的步驟中，SiH₄的流通速率為80-150sccm。

在其中一個實施例中，所述于襯底需要形成淺溝槽隔離結構的位置摻雜P型離子的步驟之前還包括通過STI光刻和STI刻蝕在所述襯底表面形成溝槽的步驟。

在其中一個實施例中，所述在所述襯底表面形成溝槽的步驟之后，所述于襯底需要形成淺溝槽隔離結構的位置摻雜P型離子的步驟之前還包括進行ASI光刻的步驟。

在其中一個實施例中，所述高密度等離子體化學氣相沉積硅氧化物填充淺溝槽隔離結構的步驟中，沉積的溫度為50-80攝氏度，沉積的壓力為2-7豪托。

在其中一個實施例中，所述襯底偏壓功率為1500W。

在其中一個實施例中，所述第一ASI注入在所述第二ASI注入之前進行。

一種半導體器件的制造方法，通過如前述任一實施例所述的淺溝槽隔離結構的制造方法進行制造，所述半導體器件的關鍵尺寸為0.18微米以下。