[發(fā)明專(zhuān)利]一種測(cè)試電路及芯片

有效

• 申請(qǐng)?zhí)枺?/td>: 202010600867.6
• 申請(qǐng)日: 2020-06-28
• 公開(kāi)（公告）號(hào): CN111751707B
• 公開(kāi)（公告）日: 2023-04-25
• 發(fā)明（設(shè)計(jì)）人: 杜占坤;呂循洪
• 申請(qǐng)（專(zhuān)利權(quán)）人: 芯佰微電子（北京）有限公司
• 主分類(lèi)號(hào): G01R31/28
• 分類(lèi)號(hào): G01R31/28;H01L21/66
• 代理公司: 北京綏正律師事務(wù)所 11776
• 代理人: 呂平

1.一種測(cè)試電路，其特征在于，包括系統(tǒng)單元和測(cè)試單元；

所述系統(tǒng)單元包括元件庫(kù)模塊、邏輯庫(kù)模塊、處理模塊、測(cè)試模塊和傳輸模塊；所述處理模塊分別連接所述元件庫(kù)模塊、所述邏輯庫(kù)模塊、所述測(cè)試模塊所述傳輸模塊；

所述測(cè)試單元包括控制模塊、判斷模塊、收發(fā)模塊和測(cè)試線路，所述控制模塊分別連接所述判斷模塊和所述收發(fā)模塊，所述控制模塊通過(guò)所述收發(fā)模塊接收測(cè)試信息；

所述控制模塊通過(guò)所述測(cè)試線路連接所述傳輸模塊，并通過(guò)所述收發(fā)模塊向所述傳輸模塊發(fā)送所述測(cè)試信息；所述處理模塊通過(guò)所述傳輸模塊接收所述測(cè)試信息，調(diào)用所述元件庫(kù)模塊和所述邏輯庫(kù)模塊生成模擬電路，調(diào)用所述測(cè)試模塊對(duì)所述模擬電路進(jìn)行測(cè)試，得到模擬測(cè)試結(jié)果，通過(guò)所述傳輸模塊將所述模擬測(cè)試結(jié)果反饋到所述控制模塊；

所述控制模塊還用于在所述判斷模塊確定所述模擬測(cè)試結(jié)果正常時(shí)，通過(guò)所述測(cè)試線路連接待測(cè)試的芯片，根據(jù)所述測(cè)試信息對(duì)所述芯片進(jìn)行測(cè)試；

所述測(cè)試電路還包括模塊單元，所述模塊單元包括至少二組功能模塊及其連接端子；所述控制模塊還用于在所述判斷模塊確定所述模擬測(cè)試結(jié)果正常時(shí)，根據(jù)所述測(cè)試信息生成至少一所述功能模塊的測(cè)試信號(hào)，并通過(guò)所述測(cè)試線路選通至少一所述功能模塊的所述連接端子，由所述收發(fā)模塊發(fā)送所述測(cè)試信號(hào)到匹配的所述功能模塊，調(diào)用所述功能模塊根據(jù)所述測(cè)試信號(hào)對(duì)所述芯片進(jìn)行至少一項(xiàng)功能測(cè)試；

所述控制模塊還用于在所述測(cè)試信號(hào)與至少二所述功能模塊相匹配時(shí)，為與所述測(cè)試信號(hào)相匹配的至少二所述功能模塊建立邏輯關(guān)聯(lián)，并按照所述邏輯關(guān)聯(lián)，順序調(diào)用各所述功能模塊，根據(jù)所述測(cè)試信號(hào)對(duì)所述芯片順序進(jìn)行至少二項(xiàng)功能的關(guān)聯(lián)測(cè)試；

所述測(cè)試單元還包括芯片檢測(cè)結(jié)構(gòu)，所述芯片檢測(cè)結(jié)構(gòu)包括支架體、線路板、探針座和至少二探針片；所述控制模塊通過(guò)所述測(cè)試線路連接所述線路板的線路或者連接端口，所述支架體用于固定在外部，所述線路板固定設(shè)置在所述支架體上，所述探針座設(shè)置在所述支架體上；所述探針片具有相互絕緣設(shè)置的多個(gè)探針，所述探針座開(kāi)設(shè)有至少二探針孔組，每一所述探針孔組對(duì)應(yīng)一探針片并開(kāi)設(shè)有相互絕緣的探針孔，所述每一所述探針孔中填設(shè)有一導(dǎo)電連接端，所述導(dǎo)電連接端與所述線路板的線路通過(guò)導(dǎo)線連接；所述探針座上可拆卸地安裝一所述探針片，所述探針片中的每一所述探針的兩端均凸出于所述探針片外，其中，所述探針的第一端空置，所述探針的第二端插入于一所述探針孔中并與所述探針孔中的所述導(dǎo)電連接端導(dǎo)電連接。

2.根據(jù)權(quán)利要求1所述測(cè)試電路，其特征在于，所述系統(tǒng)單元還包括顯示模塊，所述顯示模塊連接所述處理模塊，所述顯示模塊用于顯示所述模擬電路和所述模擬測(cè)試結(jié)果；及/或，所述系統(tǒng)單元還包括存儲(chǔ)模塊，所述存儲(chǔ)模塊連接所述處理模塊，所述存儲(chǔ)模塊用于存儲(chǔ)所述模擬電路和所述模擬測(cè)試結(jié)果。

3.根據(jù)權(quán)利要求1所述測(cè)試電路，其特征在于，所述模塊單元用于根據(jù)所述芯片設(shè)置完全匹配的全功能模塊。

4.根據(jù)權(quán)利要求3所述測(cè)試電路，其特征在于，至少一組所述功能模塊根據(jù)所述芯片的結(jié)構(gòu)而設(shè)置其中的元器件及其連接。

5.根據(jù)權(quán)利要求4所述測(cè)試電路，其特征在于，至少一組所述功能模塊根據(jù)所述芯片的特定功能結(jié)構(gòu)而設(shè)置其中的元器件及其連接。

6.根據(jù)權(quán)利要求3所述測(cè)試電路，其特征在于，所述測(cè)試線路包括選通開(kāi)關(guān)及與所述選通開(kāi)關(guān)連接的至少二測(cè)試支路，每一所述測(cè)試支路匹配連接一所述連接端子；所述控制模塊通過(guò)所述選通開(kāi)關(guān)連接各所述測(cè)試支路。

7.根據(jù)權(quán)利要求1所述測(cè)試電路，其特征在于，所述測(cè)試單元還包括接口電路，所述接口電路用于分別連接多個(gè)所述芯片，所述控制模塊還通過(guò)所述測(cè)試線路連接所述接口電路。

8.根據(jù)權(quán)利要求1至7任一項(xiàng)中所述測(cè)試電路，其特征在于，還包括數(shù)據(jù)庫(kù)，所述數(shù)據(jù)庫(kù)與所述判斷模塊連接。

9.根據(jù)權(quán)利要求8所述測(cè)試電路，其特征在于，所述數(shù)據(jù)庫(kù)還與其他測(cè)試電路的數(shù)據(jù)庫(kù)云連接。

10.一種芯片，其特征在于，其采用根據(jù)權(quán)利要求1至9任一項(xiàng)中所述測(cè)試電路實(shí)現(xiàn)；或者其具有采用根據(jù)權(quán)利要求1至9任一項(xiàng)中所述測(cè)試電路的測(cè)試制程。