[發(fā)明專利]DDR5客戶端PMIC上電序列和狀態(tài)轉(zhuǎn)變在審
| 申請?zhí)枺?/td> | 202010600630.8 | 申請日: | 2020-06-28 |
| 公開(公告)號: | CN112148109A | 公開(公告)日: | 2020-12-29 |
| 發(fā)明(設(shè)計)人: | S·A·帕特爾;任晨曉 | 申請(專利權(quán))人: | 瑞薩電子美國有限公司 |
| 主分類號: | G06F1/3296 | 分類號: | G06F1/3296 |
| 代理公司: | 北京市金杜律師事務(wù)所 11256 | 代理人: | 李輝 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | ddr5 客戶端 pmic 序列 狀態(tài) 轉(zhuǎn)變 | ||
1.一種裝置,包括:
多個寄存器,所述多個寄存器中的一個寄存器是被配置為控制進入低功率狀態(tài)的功率狀態(tài)進入寄存器;以及
主機接口,所述主機接口包括多個引腳,所述多個引腳中的一個引腳是使能引腳,其中,(i)所述裝置被配置為響應(yīng)于(a)將所述功率狀態(tài)進入寄存器設(shè)置為第一值、并且(b)向所述使能引腳提供具有第一電平的信號而進入所述低功率狀態(tài),(ii)所述裝置被配置為響應(yīng)于向所述使能引腳提供具有第二電平的所述信號而退出所述低功率狀態(tài),(iii)所述裝置在退出所述低功率狀態(tài)之后進入空閑狀態(tài),(iv)所述低功率狀態(tài)比所述空閑狀態(tài)消耗更少的功率,并且(v)所述使能引腳被實現(xiàn)為被配置為控制多個穩(wěn)壓器的狀態(tài)的輸入。
2.根據(jù)權(quán)利要求1所述的裝置,其中,(i)所述低功率狀態(tài)以25μA電流操作,并且(ii)所述空閑狀態(tài)以100μA電流操作。
3.根據(jù)權(quán)利要求1所述的裝置,其中,所述裝置實現(xiàn)用于無緩沖雙倍數(shù)據(jù)速率第五代存儲器模塊的功率管理集成電路。
4.根據(jù)權(quán)利要求1所述的裝置,其中,(i)在所述低功率狀態(tài)下,所述裝置適于在(a)所述多個穩(wěn)壓器關(guān)斷、(b)禁用對總線的訪問、并且(c)在非易失性存儲器中存儲有所述多個寄存器中的三個寄存器的值的情況下操作;(ii)在所述空閑狀態(tài)下,所述裝置適于在(a)所述多個穩(wěn)壓器在0A負載下接通、并且(b)啟用對所述總線的訪問的情況下操作;以及(iii)所述多個寄存器中的所述三個寄存器之一是所述功率狀態(tài)進入寄存器。
5.根據(jù)權(quán)利要求4所述的裝置,其中,所述總線是I2C總線或I3C總線中的至少一種。
6.根據(jù)權(quán)利要求4所述的裝置,其中,所述多個穩(wěn)壓器包括開關(guān)輸出穩(wěn)壓器和低壓差穩(wěn)壓器。
7.根據(jù)權(quán)利要求1所述的裝置,還被配置為當所述裝置在(a)安全操作模式和(b)編程操作模式中操作時,進入和退出所述低功率狀態(tài)。
8.根據(jù)權(quán)利要求7所述的裝置,其中,(a)所述多個引腳中的一個引腳是功率良好引腳,并且(b)所述裝置被配置為:當所述裝置處于所述低功率狀態(tài)時,當處于所述編程操作模式時,使所述功率良好引腳具有雙向操作。
9.根據(jù)權(quán)利要求1所述的裝置,其中,所述功率狀態(tài)進入寄存器被配置為:(a)默認以第二值初始化、并且(b)響應(yīng)于來自主機控制器的命令而變成所述第一值。
10.根據(jù)權(quán)利要求9所述的裝置,其中,當所述功率狀態(tài)進入寄存器具有所述第二值時,所述裝置不進入所述低功率狀態(tài)。
11.根據(jù)權(quán)利要求1所述的裝置,其中,所述使能引腳可操作以接收VR_EN信號。
12.根據(jù)權(quán)利要求1所述的裝置,其中,所述裝置實現(xiàn)用于緩沖雙倍數(shù)據(jù)速率第五代存儲器模塊的功率管理集成電路。
13.根據(jù)權(quán)利要求1所述的裝置,其中,所述裝置實現(xiàn)用于寄存式雙倍數(shù)據(jù)速率第五代存儲器模塊的功率管理集成電路。
14.根據(jù)權(quán)利要求1所述的裝置,其中,所述裝置被配置為:將所述使能引腳與所述功率狀態(tài)進入寄存器組合地重復(fù)使用,來控制所述低功率狀態(tài)的所述進入以及從所述低功率狀態(tài)的所述退出。
15.根據(jù)權(quán)利要求1所述的裝置,其中,使用所述使能引腳來(i)控制所述低功率狀態(tài)的所述進入和從所述低功率狀態(tài)的所述退出、以及(ii)控制所述多個穩(wěn)壓器的狀態(tài),使得能夠在不增加所述多個引腳的數(shù)目的情況下實現(xiàn)所述裝置。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于瑞薩電子美國有限公司,未經(jīng)瑞薩電子美國有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010600630.8/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 一種便攜式多功能數(shù)字廣播電視信號測量儀
- 一種OpenGL顯示列表調(diào)用電路
- 在DDR5 DRAM中調(diào)整到鎖存路徑的指令延遲
- 一種防止內(nèi)應(yīng)力產(chǎn)生的DDR5內(nèi)存插條連接器
- 一種防止內(nèi)應(yīng)力產(chǎn)生的DDR5內(nèi)存插條連接器
- 一種DDR5型內(nèi)存條連接器
- 融合DDR5 LRDIMM芯片組的NVDIMM-P控制器及控制方法
- DDR5客戶端PMIC上電序列和狀態(tài)轉(zhuǎn)變
- 維護DDR5內(nèi)存子系統(tǒng)的維護裝置、方法、設(shè)備和存儲介質(zhì)
- 雙倍速率同步動態(tài)隨機存儲器的測試方法、裝置及設(shè)備





