[發明專利]一種防止低壓差線性穩壓器輸出電壓過沖的電路

有效

• 申請號: 202010600382.7
• 申請日: 2020-06-28
• 公開（公告）號: CN111796619B
• 公開（公告）日: 2021-08-24
• 發明（設計）人: 林少連;邱雷;韓志剛
• 申請（專利權）人: 同濟大學
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 倪靜

本發明提供一種防止低壓差線性穩壓器輸出電壓過沖的電路，所述低壓差線性穩壓器(LDO)包括功率管，所述電路包括防過沖單元，用于輸出緩慢降低的控制電壓；所述電路包括控制單元，其輸入端與所述防過沖單元的輸出端連接；并且，所述控制電壓通過所述控制單元反饋到所述功率管的柵極，以使低壓差線性穩壓器的輸出電壓緩慢增加。本發明引入的防過沖單元和控制單元總體積遠小于現有技術中并接于LDO輸出端的電容，因此符合了集成電路集成度高和體積小的設計要求；并且，本發明從LDO的控制端進行主動調節，有效防止LDO的輸出電壓過沖，避免了輸出電壓過沖可能造成的元器件損壞等問題。

技術領域

本發明涉及半導體集成電路的技術領域，特別是涉及一種防止低壓差線性穩壓器輸出電壓過沖的電路。

背景技術

近些年來，具有較長電池續航時間的手持式和便攜式設備的高需求推動了低壓電路的研究。其中，低功耗的設計對于便攜式設備尤為重要。線性穩壓器的電路與技術比較成熟，己有大量集成化的線性穩壓器模塊產品，使得線性穩壓電源電路更為簡潔，并廣泛應用于醫療、計算機、工業基礎設備及便攜式產品等眾多領域中。隨著先進的CMOS工藝(包括65nm、40nm和28nm等等)的出現，低功耗面積小的低壓差線性穩壓器(Low Drop-outVoltage Regulator，LDO)具有了可實現性。

低壓差線性穩壓器(LDO)是電源管理芯片中不可或缺的一部分，它可以在很寬的負載電流和輸入電壓范圍內保持穩定的輸出電壓，同時輸入和輸出壓差很小。另外，LDO本身具有高效率、噪聲小、成本低等特點，因此得到了廣泛應用。

但是，由于本身結構的問題，LDO在上電過程中的輸出電壓會有瞬間過沖，這對LDO本身的壽命、負載及其各個模塊造成不利影響。例如，倘若輸出瞬態電壓過高，LDO中有些模塊可能被擊穿。因此，防止LDO輸出電壓過沖是非常有必要的。LDO電壓過沖的關鍵因素在于LDO中的輸出端電容和對應的等效串聯電阻(Equivalent Series Resistance，ESR)：在上電瞬間，輸出端電容視為短路，若ESR過小，則LDO輸出電壓為0V，這時LDO內部負反饋電路會有一個大幅度的電壓補償，輸出電壓瞬間升高，引起電壓過沖。對于這樣的過沖現象，傳統的LDO大多采用較大的片內電容甚至片外電容并聯連接在LDO的輸出端，來對輸出電壓過沖進行抑制，即通過增加電容的容量來吸收掉過沖能量，延長輸出端電容的充電時間。但是，抑制LDO輸出電壓過沖所需連接的電容過大，會帶來芯片面積較大的問題，不符合集成電路集成度高和體積小的設計要求。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種防止低壓差線性穩壓器輸出電壓過沖的電路，用于解決現有技術中使用大電容以防止電壓過沖造成的集成電路集成度不高且體積過大的技術問題。

為實現上述目的及其他相關目的，本發明提供一種防止低壓差線性穩壓器輸出電壓過沖的電路，所述低壓差線性穩壓器包括功率管，所述電路包括：防過沖單元，用于輸出緩慢降低的控制電壓；控制單元，其輸入端與所述防過沖單元的輸出端連接；并且，所述控制電壓通過所述控制單元反饋到所述功率管的柵極，以使低壓差線性穩壓器的輸出電壓緩慢增加。

于本發明的一些實施例中，所述防過沖單元包括：偏置輸入端、第一NMOS管、第二NMOS管、第一電容和電源電壓；其中，所述偏置輸入端連接第一NMOS管的漏極和柵極；所述第一NMOS管和第二NMOS管的柵極連接；所述第一NMOS管和第二NMOS管的源極接地；所述第二NMOS管的漏極連接所述第一電容的負極；所述第一電容的正極連接所述電源電壓；所述第二NMOS管的漏極為所述防過沖單元的輸出端。

于本發明的一些實施例中，所述防過沖單元還包括第一PMOS管；所述第一PMOS管的漏極連接所述第一電容的負極；所述第一PMOS管的源極連接所述電源電壓；所述第一PMOS管的柵極為所述防過沖單元的使能信號輸入端。

于本發明的一些實施例中，所述控制單元包括第三NMOS管和第四NMOS管；其中，第三NMOS管的柵極為所述控制單元的輸入端。