[發明專利]串行閃存及其地址控制方法

在審

• 申請號: 202010594516.9
• 申請日: 2020-06-28
• 公開（公告）號: CN111813705A
• 公開（公告）日: 2020-10-23
• 發明（設計）人: 楊光軍
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G06F12/02
• 分類號: G06F12/02
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

1.一種串行閃存，其特征在于，包括：存儲陣列，行譯碼器、列譯碼器、控制模塊和SPI接口；

所述控制模塊還包括行使能信號；

當讀取到SPI地址信號中的SPI行地址的最后一位時，所述控制模塊使所述行使能信號使能，所述行使能信號使串行閃存的內部地址的內部行地址有效并使所述行譯碼器譯碼并選定所述內部行地址。

2.如權利要求1所述的串行閃存，其特征在于：所述串行閃存還包括行驅動電路，在所述行使能信號使能時，所述行驅動電路工作。

3.如權利要求1或2所述的串行閃存，其特征在于：所述控制模塊還包括讀使能信號；

在讀取過程中，當讀取到SPI地址信號的一個字長的地址時，所述控制模塊使所述讀使能信號使能，使所述內部地址有效并開始讀取，所述內部行地址選定時間位于讀取開始的時刻之前；所述內部地址有效時，所述列譯碼器開始對所述內部地址的內部列地址開始譯碼。

4.如權利要求3所述的串行閃存，其特征在于：所述字長包括16位、32位、64位或128位。

5.如權利要求3所述的串行閃存，其特征在于：所述存儲陣列的存儲單元的排列結構為NOR型；

各所述存儲單元都包括柵極結構、源區、漏區和溝道區；

所述柵極結構包括形成于半導體襯底表面的第一柵介質層、浮柵、第二柵介質層和多晶硅控制柵的疊加結構；

同一行的所述存儲單元的所述多晶硅控制柵都連接到同一行的字線，同一列的所述存儲單元的所述漏區都連接到同一列的位線。

6.如權利要求5所述的串行閃存，其特征在于：所述存儲陣列分成多個扇區，所述存儲單元的地址由扇區地址、行地址和列地址確定；

所述SPI地址信號包括SPI傳輸扇區地址、SPI行地址和SPI列地址，所述SPI地址信號中，所述SPI地址信號的最高有效位為所述SPI扇區地址的最高有效有效位，所述SPI地址信號的最低有效位為所述SPI列地址的最低有效有效位，所述SPI行地址位于所述SPI扇區地址和所述SPI列地址之間。

7.如權利要求6所述的串行閃存，其特征在于：所述SPI地址信號在輸入過程中從最高有效位到最低有效位逐位輸入；

所述SPI行地址的最后一位為所述SPI行地址的最低有效位。

8.如權利要求1所述的串行閃存，其特征在于：所述SPI接口包括選擇信號管腳、時鐘信號管腳、輸入信號管腳和輸出信號管腳，所述SPI地址信號通過所述輸入信號管腳輸入到所述串行閃存中。

9.一種串行閃存的地址控制方法，其特征在于，串行閃存包括：存儲陣列，行譯碼器、列譯碼器、控制模塊和SPI接口；所述串行閃存的操作步驟中包括如下地址控制步驟：

所述控制模塊從所述SPI接口輸入SPI地址信號，當讀取到所述SPI地址信號中的SPI行地址的最后一位時，所述控制模塊使行使能信號使能；

所述行使能信號使所述串行閃存的內部地址的內部行地址有效并使所述行譯碼器譯碼并選定所述內部行地址。

10.如權利要求9所述的串行閃存的地址控制方法，其特征在于：所述串行閃存還包括行驅動電路，在所述行使能信號使能時，所述行驅動電路工作。

11.如權利要求9或10所述的串行閃存的地址控制方法，其特征在于：當所述操作步驟為讀取步驟時，在讀取過程中，當讀取到SPI地址信號的一個字長的地址時，所述控制模塊使所述讀使能信號使能，使所述內部地址有效并開始讀取，所述內部行地址選定時間位于讀取開始的時刻之前；所述內部地址有效時，所述列譯碼器開始對所述內部地址的內部列地址開始譯碼。

12.如權利要求11所述的串行閃存的地址控制方法，其特征在于：所述字長包括16位、32位、64位或128位。