[發(fā)明專利]結合存儲器訪問的有缺陷的位線管理

在審

• 申請?zhí)枺?/td>: 202010592727.9
• 申請日: 2020-06-24
• 公開（公告）號: CN112466373A
• 公開（公告）日: 2021-03-09
• 發(fā)明（設計）人: A·哈基菲羅茲;P·卡拉瓦德;R·H·莫特瓦尼;C·W·何
• 申請（專利權）人: 英特爾公司
• 主分類號: G11C16/24
• 分類號: G11C16/24;G11C16/04;G11C16/14;G11C16/26;G11C16/34;G11C29/00
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉炳勝

本文的示例涉及在施加編程或擦除電壓之前確定存儲器區(qū)域中的有缺陷的位線的數(shù)量。如果使用在編程或擦除驗證操作期間通過的位線的閾值數(shù)量來判斷編程或擦除操作是通過還是失敗，則可以使用所確定的有缺陷的位線的數(shù)量調節(jié)所確定的通過還是失敗的數(shù)量。在一些情況下，本文描述的示例可以避免使用額外的位線和查找表電路在有缺陷的位線處使用，并且節(jié)省硅空間和與使用額外的位線相關聯(lián)的成本。在一些示例中，可以通過考慮有缺陷的位線的數(shù)量來確定編程電壓信號的起始幅值。在一些示例中，可以使用開路或短接的位線的識別來結合執(zhí)行軟位讀取校正將涉及那些開路或短接的位線的讀取操作識別為弱。

技術領域

本文描述的各示例涉及牽涉有缺陷的位線的存儲器訪問。

背景技術

存儲器陣列(例如，NAND閃存存儲器陣列)典型地由一組可以通過位線(列)和字線(行)陣列讀取的單元構成。由于制造缺陷的原因，在存儲器陣列中可能存在缺陷。這些缺陷中的一些對于共享同一位線的所有或大量單元而言可能是公共的。這樣的“全局”列缺陷的示例是位線到位線電短路(短接)、位線到字線短接、位線到選擇柵極短接、以及電開路的位線。

如果未適當?shù)毓芾砹腥毕荩腥毕輹黾哟鎯ζ麝嚵械目傉`碼率(BER)中。此外，根據(jù)這些缺陷的性質(例如，開路或短接)，可能無法對連接到它們的單元進行擦除或編程。擦除和編程算法典型地包括驗證規(guī)程，以確保大部分單元被適當?shù)夭脸蚓幊獭Ｓ腥毕莸奈痪€的存在可能會由于錯誤地增加擦除或編程通過或失敗的單元數(shù)量而妨礙這樣的驗證規(guī)程。

附圖說明

圖1示出了根據(jù)一些實施例的NAND閃存存儲器陣列的示例性部分。

圖2A示出了示例性系統(tǒng)。

圖2B示出了示例性存儲器系統(tǒng)的圖示。

圖3示出了單元閾值電壓的分布的示意圖。

圖4示出了具有開路的位線檢查規(guī)程的擦除操作的過程。

圖5示出了執(zhí)行編程和編程驗證操作的過程。

圖6示出了單元的閾值電壓在重復施加的編程脈沖下可能如何進展的示意圖。

圖7示出了在計算初始編程電壓幅值時考慮開路的BL數(shù)量的過程。

圖8示出了單元的閾值電壓分布和3選通軟讀取操作(被示為(a))和5選通軟讀取操作(示為(b))中的讀取操作的示例。

圖9示出了閾值電壓分布和用(a)3選通SBR和(b)5選通SBR確定軟位信息的讀取操作的示意圖。

圖10繪示了可以用于識別弱數(shù)據(jù)以便進行軟位讀取校正的過程。

圖11繪示了一種系統(tǒng)。

圖12繪示了一種環(huán)境。

具體實施方式

管理列缺陷的已知方式是向存儲器陣列添加冗余列(位線)，并且使用一種機制來檢測有缺陷的列，并且用冗余列的子集替換有缺陷的列。這樣的機制可能涉及在制作和制造設施(例如，代工廠)運行特殊的測試以及建立為每個有缺陷的列分配冗余列的查找表。有缺陷的位線的數(shù)量大于所分配的冗余位線的管芯可以被標記為失敗的，并且被排除在最終產品中使用或不被銷售。

查找表可以存儲在非易失性存儲器中，例如，在維持與存儲器管芯用于分配供使用的冗余列(位線)的操作相關的信息的特殊塊中。在存儲器操作期間，在控制器接收到映射到有缺陷的列的地址的任何時候，存儲器控制器都將該地址轉換成對應的冗余替換列。

這樣的修復測略可能具有若干缺點。首先，管理列修復所需要的查找表和附加的硬件可能會增加陣列的總面積和存儲器管芯的成本。其次，冗余列的數(shù)量是針對最差的可修復狀況設計的。在存在較低數(shù)量的有缺陷的列時，冗余列的一部分可能維持不被使用。冗余列的未使用的部分本來可以用于存儲附加數(shù)據(jù)(例如可以用于錯誤校正的附加奇偶數(shù)據(jù))，但并未被使用。