[發明專利]結合存儲器訪問的有缺陷的位線管理

在審

• 申請號: 202010592727.9
• 申請日: 2020-06-24
• 公開（公告）號: CN112466373A
• 公開（公告）日: 2021-03-09
• 發明（設計）人: A·哈基菲羅茲;P·卡拉瓦德;R·H·莫特瓦尼;C·W·何
• 申請（專利權）人: 英特爾公司
• 主分類號: G11C16/24
• 分類號: G11C16/24;G11C16/04;G11C16/14;G11C16/26;G11C16/34;G11C29/00
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉炳勝

1.一種存儲器控制器，用于執行存儲器訪問和驗證，所述控制器包括：

至存儲器陣列的接口，以及

控制器，所述控制器用于：

在存儲器陣列區域中執行存儲器訪問和驗證操作，其中，執行存儲器訪問和驗證操作包括：

在施加存儲器訪問信號之前，確定所述存儲器陣列區域中的有缺陷位線的數量，

確定存儲器訪問失敗的數量；以及

基于所確定的存儲器訪問失敗數量減去所確定的存儲器陣列區域中的有缺陷位線的數量與接受的位線失敗的閾值數量的比較，判斷所述存儲器訪問操作是否有缺陷。

2.根據權利要求1所述的存儲器控制器，其中，所述存儲器訪問和驗證操作包括以下一者或多者：擦除和擦除驗證或編程和編程驗證，并且其中，所述存儲器訪問信號包括非零擦除或編程電壓信號。

3.根據權利要求1所述的存儲器控制器，其中，確定所述存儲器陣列區域中的有缺陷位線的數量包括確定開路的位線的數量。

4.根據權利要求1所述的存儲器控制器，其中，確定所述存儲器陣列區域中的有缺陷位線的數量包括向所述區域的字線施加高于單元的最大閾值電壓的電壓以及確定讀取的位線為邏輯零。

5.根據權利要求1所述的存儲器控制器，其中，確定所述存儲器陣列區域中的有缺陷位線的數量包括確定短接的位線的數量。

6.根據權利要求5所述的存儲器控制器，其中，確定短接的位線的數量包括確定至少短接到相鄰的位線或短接到選擇柵極的位線。

7.根據權利要求1所述的存儲器控制器，其中，在施加存儲器訪問信號之前，確定所述存儲器陣列區域中的有缺陷位線的數量包括：

識別短接的位線，以及

在施加編程信號之前禁止短接的位線。

8.根據權利要求1所述的存儲器控制器，其中，所述存儲器訪問信號包括編程信號，并且其中，所述控制器用于基于編程電壓幅值確定編程信號的起始幅值，所述編程電壓幅值基于所述存儲器陣列區域中所確定的有缺陷位線的數量從編程驗證獲得位線的通過數量。

9.根據權利要求1所述的存儲器控制器，包括耦合到所述接口的存儲器陣列，所述存儲器陣列包括以下一者或多者：單電平單元(SLC)NAND存儲裝置、多電平單元(MLC)NAND存儲裝置、三電平單元(TLC)NAND存儲裝置、四電平單元(QLC)存儲裝置、使用硫屬元素化物相變材料的存儲器器件、NOR閃存存儲器、單電平或多電平相變存儲器(PCM)、電阻式存儲器、納米線存儲器、鐵電晶體管隨機存取存儲器(FeTRAM)、結合了憶阻器技術的磁阻隨機存取存儲器(MRAM)、自旋轉移矩MRAM(STT-MRAM)、隨機存取存儲器(RAM)、動態RAM(D-RAM)、雙倍數據率同步動態RAM(DDR SDRAM)、靜態隨機存取存儲器(SRAM)、晶閘管RAM(T-RAM)或零電容器RAM(Z-RAM)。

10.根據權利要求1所述的存儲器控制器，其中，所述控制器用于：

在所述存儲器陣列區域的讀取操作期間，將讀取結果識別為弱，以便針對使用開路或短路的位線的讀取操作進行軟位讀取校正。

11.一種用于執行存儲器訪問和驗證的方法，所述方法包括：

在存儲器區域訪問操作期間，確定所述存儲器區域中的有缺陷位線的數量；

針對所述存儲器區域訪問操作執行存儲器區域訪問驗證操作，其中，所述存儲器區域訪問驗證操作包括基于所述存儲器區域中的有缺陷位線的數量針對所施加的訪問電壓確定失敗位線的數量；以及

在所述存儲器區域訪問包括擦除操作時，基于失敗位線的數量減去所述有缺陷位線與可接受失敗位線的閾值水平的比較，將所述擦除操作識別為失敗或成功。