[發明專利]任意切割圖案化的方法

在審

• 申請號: 202010589144.0
• 申請日: 2020-06-24
• 公開（公告）號: CN112242348A
• 公開（公告）日: 2021-01-19
• 發明（設計）人: 彭士瑋;林威呈;賴志明;曾健庭
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

在此說明任意切割圖案化的方法及其裝置。第一金屬線與第二金屬線形成于基材的單元中且于垂直方向延伸。第三金屬線及第四金屬線形成于基材中且分別垂直于第一金屬線及第二金屬線。使用第一圖案化技術形成第一圓形區域在第一金屬線的一端，且使用第一圖案化技術形成第二圓形區域在第二金屬線的一端。使用第二圖案化技術側向延伸第一圓形區域，以形成第三金屬線，且使用第二圖案技化術側向延伸第二圓形區域，以形成第四金屬線。

技術領域

本揭露所描述的技術總體上是有關于電子裝置，而更特別地是關于集成電路。

背景技術

摩爾定律(Moore’s law)闡述了密集集成電路中的晶體換數目約每隔兩年便會變為兩倍的趨勢。為了變得更加密集，整體晶片體積(例如：晶片占有的物理空間量)也下降。封裝更多的晶體換至更小的空間可造成設計及制程的問題，例如晶片上缺乏接腳連結或布線壅塞。

發明內容

本揭露提供一種任意切割圖案化的方法，包含在半導體裝置的單元中形成第一金屬線及第二金屬線，其中第一金屬線與第二金屬線于垂直方向延伸。在半導體裝置的單元中形成第三金屬線與第四金屬線，其中第三金屬線與第四金屬線分別垂直第一金屬線與第二金屬線，且第三金屬線與第四金屬線是通過以下操作來形成：使用第一圖案化技術形成第一圓形區域與第二圓形區域，其中第一圓形區域于第一金屬線的一端，且第二圓形區域于第二金屬線的一端，以及使用第二圖案化技術側向延伸第一圓形區域，以形成第三金屬線，并側向延伸第二圓形區域，以形成第四金屬線。

附圖說明

根據以下詳細說明并配合附圖閱讀，使本揭露的態樣獲致較佳的理解。需注意的是，如同業界的標準作法，許多特征僅作示意之用并非按照比例繪示。事實上，為了清楚討論，許多特征的尺寸可以經過任意縮放。

圖1是根據本揭露的各種實施例的例示半導體裝置的示意圖；

圖2A是繪示根據本揭露的各種實施例的例示目標圖案的上視圖；

圖2B是繪示根據本揭露的各種實施例的例示第一圖案化方法的上視圖；

圖2C是繪示根據本揭露的各種實施例的例示第二圖案化方法的上視圖；

圖3是繪示根據本揭露的各種實施例的例示單元布局的上視圖；

圖4是繪示根據本揭露的各種實施例中以任意切割圖案化的例示單元布局的簡化上視圖；

圖5是繪示根據本揭露的各種實施例中以任意切割圖案化的例示單元布局的簡化上視圖；

圖6是繪示根據本揭露的各種實施例中以任意切割圖案化的例示單元布局的簡化上視圖；

圖7是繪示根據本揭露的各種實施例中以任意切割圖案化的例示單元布局的簡化上視圖；

圖8是繪示根據本揭露的各種實施例中以任意切割圖案化的例示單元布局的簡化上視圖；

圖9是繪示根據本揭露的各種實施例中以任意切割圖案化的例示單元布局的簡化上視圖；

圖10是繪示根據本揭露的各種實施例中任意切割圖案化的例示方法的流程圖1000。

【符號說明】

100:半導體裝置

110:硅穿孔

112:背面TSV

114,116:電壓源

120:PDN區域

121:介層窗圍欄

122,124,126:電路

130:基材

140:背面PDN