[發明專利]一種高低銅PAD線路板的制作方法

在審

• 申請號: 202010585537.4
• 申請日: 2020-06-24
• 公開（公告）號: CN111787708A
• 公開（公告）日: 2020-10-16
• 發明（設計）人: 程衛濤;劉敏;武守坤;李紀生;車剛軍;董建森
• 申請（專利權）人: 西安金百澤電路科技有限公司;惠州市金百澤電路科技有限公司;深圳市金百澤電子科技股份有限公司
• 主分類號: H05K3/06
• 分類號: H05K3/06;H05K3/42
• 代理公司: 惠州市超越知識產權代理事務所(普通合伙) 44349
• 代理人: 陳文福

本發明提供一種高低銅PAD線路板的制作方法，包括以下步驟：一種高低銅PAD線路板的制作方法，其特征在于，包括以下步驟：鉆孔→沉銅→全板電鍍→貼膜→曝光→第一次顯影→第一次圖形電鍍→退膜→印濕膜→預烤→曝光→第二次顯影→后烤→第二次圖形電鍍→退濕膜→蝕刻。本發明提供一套針對為高低銅PAD線路板的新的制作方法。由于此類線路板流程較復雜，制做成本高，本發明通過大量創造性試驗，通過提供一套新的生產工藝流程，解決了此類型線路板長期存在的技術問題，提高產品良率，節約生產成本。

技術領域

本發明屬于線路板加工技術領域，具體涉及一種高低銅PAD線路板的制作方法。

背景技術

隨著電子工業的發展，電子產品體積越來越小，功率密度越來越大，電子產品的線路設計和制作方法要求越來越高，對于傳統的等厚線路在一定程度上難于全面滿足電子行業的要求。為了適應電子產品的多元化，模塊化的發展趨勢，不同區域有不同的銅厚要求，即完成外層圖形時線路板具有高低銅PAD設置。

現有技術中，對于此類型的線路板一般采用以下幾種制作流程：

制作流程1：鉆孔→一次鍍銅→貼一次干膜并曝光、顯影，二次鍍銅→貼二次干膜并曝光、顯影局部鍍厚銅→退二次干膜→鍍錫→正常線路板外層流程：進行退一次干膜、蝕刻、退錫。此流程缺點為：退二次干膜時，如果退膜速度快，會出現二次干膜退不干凈，鍍錫時會出現鍍錫不良，退膜速度慢時會破壞一次干膜，鍍錫時會出現滲鍍現象，所以退膜參數很難控制。

制作流程2：線路蝕刻完成，帶有電鍍引線的電路板→貼膜→曝光→顯影（露出需電鍍的厚銅區）→電鍍→退膜→貼膜→曝光→顯影（露出引線）→蝕刻（蝕刻掉引線）→退膜→后流程。此流程缺點為：如果板內有大的PTH孔、PTH槽孔或大的鑼坑有包金設計，則在干膜顯影時容易出現干膜破孔，負片蝕刻時破孔位置孔銅會被蝕刻掉。

制作流程3：鉆孔→沉銅→全板電鍍→ODF1(加厚銅的區域開窗)→圖形電鍍（加厚銅區域鍍到需求規格）→去膜→ODF2(針對外層線路，做正片設計)→鍍鉛錫SES→(蝕刻做出線路)此流程缺點為：如果與高PAD連接位置需要蝕刻掉，在二次貼干膜時，此高PAD周圍位置干膜不容易貼緊，會出現滲鍍錫問題。

發明內容

有鑒于此，本發明提供一種高低銅PAD線路板的制作方法，本發明提供一套針對為高低銅PAD線路板的新的制作方法。由于此類線路板流程較復雜，制做成本高，本發明通過大量創造性試驗，通過提供一套新的生產工藝流程，解決了此類型線路板長期存在的技術問題，提高產品良率，節約生產成本。

本發明的技術方案為：

一種高低銅PAD線路板的制作方法，其特征在于，包括以下步驟：鉆孔→沉銅→全板電鍍→貼膜→曝光→第一次顯影→第一次圖形電鍍→退膜→印濕膜→預烤→曝光→第二次顯影→后烤→第二次圖形電鍍→退濕膜→蝕刻。

進一步的，所述全板電鍍中，整體板面電鍍薄銅區所要求厚度的銅層。

進一步的，所述貼膜中，將厚銅區之外的位置全部用干膜蓋住。

進一步的，所述第一次顯影工藝中，露出需電鍍的厚銅區及PTH孔。

進一步的，所述第一次圖形電鍍中，電鍍厚銅區至需求規格，且將孔銅鍍到要求值。

進一步的，所述印濕膜中，對厚銅區圖形菲林按照厚銅區銅厚進行補償，并對薄銅區圖形菲林按薄銅區銅厚進行補償。

進一步的，所述第二次圖形電鍍中，不鍍銅只鍍錫。

進一步的，所述蝕刻工藝中，蝕刻出圖形線路。