[發明專利]帶有智能存儲器的堆疊可編程集成電路系統

在審

• 申請號: 202010579137.2
• 申請日: 2020-06-23
• 公開（公告）號: CN112416853A
• 公開（公告）日: 2021-02-26
• 發明（設計）人: S.阿特薩特
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F15/173
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 陳璟峰;姜冰

提供一種電路系統，該電路系統包括可編程組構，所述可編程組構帶有細粒度布線導線和單獨的可編程粗粒度布線網絡，所述可編程粗粒度布線網絡提供提高的帶寬、低時延以及確定性布線行為。可編程組構可以在堆疊于有源中介層管芯上的頂部管芯上實現。可編程粗粒度布線網絡和智能存儲器電路系統可以在有源中介層管芯上實現。智能存儲器電路系統可以配置成實行比簡單讀取和寫入操作更高水平的功能。智能存儲器電路系統可以使用狀態機來實施基于命令的低循環計數操作，而不要求執行程序代碼、基于復雜微控制器的多循環操作、以及其它基于非一般微控制器的智能RAM功能。

背景技術

本發明一般涉及集成電路，并且更特別地涉及可編程集成電路。

可編程集成電路是能夠被用戶編程以實現期望的定制邏輯功能的一種類型的集成電路。在典型的場景下，邏輯設計者使用計算機輔助設計工具來設計定制邏輯電路。當設計過程完成時，計算機輔助設計工具生成配置數據。然后，配置數據加載到可編程集成電路裝置上的存儲器元件中，以將該裝置配置成實行定制邏輯電路的功能。這樣的類型的可編程集成電路有時被稱為現場可編程門陣列（FPGA）。

多芯片集成電路封裝通常包括安裝于有源插入器（active interposer）的頂部上的FPGA管芯。有源插入器可以包含存儲器。將FGPA管芯連接到插入器存儲器的接口的帶寬和時延受FPGA管芯與有源插入器之間的可用連接的數量限制。現有的插入器存儲器具有有限的使用模型，并且僅能夠支持小范圍的應用。

在此上下文內提出本文中所描述的實施例。

附圖說明

圖1是根據實施例的說明性的可編程集成電路系統（circuitry）的圖。

圖2是根據實施例的說明性的3-維（3D）堆疊多芯片封裝的橫截面側視圖。

圖3A是根據實施例的圖示安裝于智能存儲器區段的陣列上面的邏輯組構區段的陣列的透視圖。

圖3B是根據實施例的示出邏輯組構區段上的輸入-輸出驅動器可以如何與對應的智能存儲器區段上的輸入-輸出驅動器對準的透視圖。

圖4是根據實施例的說明性的邏輯組構區段的圖。

圖5是根據實施例的說明性的智能存儲器區段的圖。

圖6是根據實施例的說明性的智能存儲器群組的圖。

圖7是根據實施例的圖示專門功能塊可以如何嵌入智能存儲器塊的陣列之中的圖。

圖8是根據實施例的示出可編程粗粒度布線網絡（programmable coarse-grainrouting network）可以如何被提供有多個n-位通道的圖。

圖9A是根據實施例的說明性的可編程4-端口開關盒電路的電路圖。

圖9B是根據實施例的說明性的可編程3-端口連接盒電路的電路圖。

圖10是根據實施例的說明性的智能存儲器塊的圖。

圖11是根據實施例的圖示能夠由圖10的智能存儲器塊支持的各種模式的圖。

具體實施方式

本實施例涉及可編程集成電路，并且特別地涉及堆疊于包含分布式智能存儲器陣列的有源插入器上的可編程集成電路（例如，現場可編程門陣列）。術語“智能”指存儲器的如下的能力：實行比簡單讀取和寫入操作更高水平的功能，并且實行并非典型地由一般微控制器支持的操作的序列。