[發明專利]調整時序的方法、裝置、計算機設備及介質

有效

• 申請號: 202010578334.2
• 申請日: 2020-06-23
• 公開（公告）號: CN111858412B
• 公開（公告）日: 2022-06-21
• 發明（設計）人: 蔣偉華;簡衛;張欣;董火新;車詒桓
• 申請（專利權）人: 深圳市飛仙智能科技有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 深圳中一聯合知識產權代理有限公司 44414
• 代理人: 李金偉

1.一種調整時序的方法，其特征在于，包括：

確定時序路徑中待調整時序的第一目標時序元件；所述時序路徑中包括至少兩個層級結構的時序元件；

測算所述第一目標時序元件與第二目標時序元件之間的目標時鐘偏斜值；其中，所述第二目標時序元件為所述第一目標時序元件的上一級時序元件；

將所述目標時鐘偏斜值配置到預設的時鐘樹綜合文件中，得到目標時鐘樹綜合文件；

執行所述目標時鐘樹綜合文件，對所述第一目標時序元件進行時序調整操作；

所述確定時序路徑中待調整時序的第一目標時序元件，包括：

向所述時序路徑輸入時鐘信號與數據信號；

獲取所述時序路徑中，每個中間時序元件基于所述時鐘信號與所述數據信號確定的數據信號建立時間與數據信號保持時間；所述中間時序元件為所述時序路徑中除了第一級時序元件以外的其余時序元件；

基于每個所述中間時序元件對應的所述數據信號建立時間與所述數據信號保持時間，從所述時序路徑中確定出所述第一目標時序元件；

所述基于每個所述中間時序元件對應的所述數據信號建立時間與所述數據信號保持時間，從所述時序路徑中確定出所述第一目標時序元件，包括：

判斷每個所述中間時序元件對應的所述數據信號建立時間與所述數據信號保持時間，是否滿足以下約束條件：

T_Cn-1+T_Qn-1+T_L+T_Setup≤T_Cn+T_P；

T_Cn-1+T_Qn-1+T_L-T_Hold≥T_Cn；

其中，T_Cn-1為所述中間時序元件的上一級時序元件接收到所述時鐘信號的延遲時間；T_Qn-1為所述中間時序元件的上一級時序元件的內部跳變時間；T_L為所述中間時序元件與其上一級時序元件之間的傳輸路徑延遲時間；T_Setup為所述中間時序元件對應的所述數據信號建立時間；T_Cn為所述中間時序元件接收到所述時鐘信號的延遲時間；T_P所述時鐘信號的周期；T_Hold為所述中間時序元件對應的所述數據信號保持時間；

將不滿足所述約束條件的中間時序元件識別為所述第一目標時序元件。

2.根據權利要求1所述的調整時序的方法，其特征在于，所述測算所述第一目標時序元件與第二目標時序元件之間的目標時鐘偏斜值，包括：

若所述第一目標時序元件為所述數據信號建立時間不滿足所述約束條件的中間時序元件，則獲取所述第一目標時序元件對應的第一數據信號保持時間T_{Hold_1}，并基于所述第一數據信號保持時間T_{Hold_1}測算所述目標時鐘偏斜值；

若所述第一目標時序元件為所述數據信號保持時間不滿足所述約束條件的中間時序元件，則獲取所述第一目標時序元件對應的第一數據信號建立時間T_{Setup_1}，并基于所述第一數據信號建立時間T_{Setup_1}測算所述目標時鐘偏斜值。