[發明專利]半導體裝置

在審

• 申請號: 202010578084.2
• 申請日: 2020-06-23
• 公開（公告）號: CN112151597A
• 公開（公告）日: 2020-12-29
• 發明（設計）人: 蕭錦濤;邱奕勛
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L27/11
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

本文描述了消除對于讀取輔助電路的需求的裝置和方法。在一個實施例中，半導體裝置包括源極區域和漏極區域其形成在高于基板。埋入的絕緣體(BI)層形成在源極區域或漏極區域任一者下方。第一納米片形成于(i)在水平方向上介于源極區域和漏極區域之間；并且(ii)在垂直方向上高于埋入的絕緣體層。埋入的絕緣體層減少了流過第一納米片的電流。

技術領域

在本揭示內容中描述的技術大體上涉及電子系統，并且更具體地涉及使用部分埋入的絕緣體(BI)納米片(nano-sheet)裝置來增加電子裝置的讀取余裕。

背景技術

金屬氧化物半導體場效晶體管(MOSFET)是在數字電路和模擬電路中都常使用的半導體裝置，包括靜態隨機存取記憶體(SRMA)裝置。金屬氧化物半導體場效晶體管通常用于在電子裝置之內切換和放大電子信號。典型的金屬氧化物半導體場效晶體管包括源極、漏極、和柵極電極。柵極電極的通電使得電流從源極通過一通道區域流到漏極。柵極電極的特征在于通道長度和寬度。著電子裝置變得越來越小，減小了金屬氧化物半導體場效晶體管的通道長度的尺寸。然而，因為更難以控制通道區域，所以這樣的減小通道長度，降低了晶體管效能。

鰭式場效晶體管(FinFET)是三維的(3D)多柵極金屬氧化物半導體場效晶體管其對通道區域提供了更多的控制。利用鰭式場效晶體管設計，薄的硅的鰭片用來作為通道，并且薄的硅的鰭片被柵極電極包裹。正是這種3維的結構促進了對通道區域更多的控制。然而，柵極長度的減小會導致短通道效應，諸如電流泄漏、表面散射、速度飽合、碰撞電離(impact ionization)、臨界電壓變異(threshold voltage variations)、和/或熱載子效應。

發明內容

本揭示內容的一些實施方式提供了一種半導體裝置，包含：源極區域和漏極區域、埋入的絕緣體(BI)層、以及第一納米片。源極區域和漏極區域形成在高于基板。埋入的絕緣體層形成在源極區域或漏極區域任一者下方且高于基板。第一納米片形成(i)在水平方向上介于源極區域和漏極區域之間，并且(ii)在垂直方向上高于埋入的絕緣體層。

附圖說明

本揭示內容的各方面，可由以下的詳細描述，并與所附附圖一起閱讀，而得到最佳的理解。值得注意的是，根據產業界的標準慣例，各個特征并未按比例繪制。事實上，為了清楚地討論，各個特征的尺寸可能任意地增加或減小。

圖1是根據本揭示內容的各個實施方式的靜態隨機存取記憶體裝置的示例性部分的俯視圖；

圖2是根據本揭示內容的各個實施方式，圖1的示例性靜態隨機存取記憶體位元單元(bitcell)的示意性繪示；

圖3是根據本揭示內容的各個實施方式，在示例性靜態隨機存取記憶體位元單元中可能使用的示例性納米片晶體管的截面視圖；

圖4是根據本揭示內容的各個實施方式，在示例性靜態隨機存取記憶體位元單元中可能使用的另一種示例性納米片晶體管的截面視圖；

圖5是根據本揭示內容的各個實施方式的靜態隨機存取記憶體裝置的示例性部分的俯視圖；

圖6是根據本揭示內容的各個實施方式的具有一陣列的多個靜態隨機存取記憶體位元單元的示例性靜態隨機存取記憶體裝置；

圖7是根據本揭示內容的各個實施方式，圖6的示例性靜態隨機存取記憶體裝置的截面視圖；

圖8是根據本揭示內容的各個實施方式的形成具有部分埋入的絕緣體層和納米片的靜態隨機存取記憶體裝置的示例性方法的流程圖。

【符號說明】

100:靜態隨機存取記憶體裝置

110:靜態隨機存取記憶體位元單元

120:埋入的絕緣體層

130:柵極