[發明專利]應用于高速ADC前端的CMOS輸入信號緩沖器

在審

• 申請號: 202010576619.2
• 申請日: 2020-06-22
• 公開（公告）號: CN111756366A
• 公開（公告）日: 2020-10-09
• 發明（設計）人: 馬順利;魏繼鵬;李滿鑫;任俊彥
• 申請（專利權）人: 復旦大學
• 主分類號: H03K19/0185
• 分類號: H03K19/0185;H03M1/12
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;陸尤

本發明屬于集成電路技術領域，具體為一種應用于高速ADC前端的CMOS輸入信號緩沖器。本發明電路結構包括兩路差分源跟隨結構的輸入緩沖器、共模反饋電路模塊以及偏置電路模塊。本發明可確保源跟隨器有穩定的共模輸出；避免深亞微米CMOS工藝下的溝長調制效應；N型晶體管采用深N阱器件以消除襯偏調置效應。本發明還使用輸出阻抗較大的共源共柵電流源為輸入晶體管提供偏置電流以緩解由于輸入信號變化導致的輸出信號非線性。該緩沖器用于ADC電路中可以起到改善線性度，隔離輸入信號和后級電路的作用，即便在較高頻率的輸入信號時也有很好的線性度，特別適合用在高速ADC的前端緩沖電路中。

技術領域

本發明屬于集成電路技術領域，具體地涉及一種應用于高速ADC前端的CMOS輸入信號緩沖器。

背景技術

模數轉換器（ADC）是連接模擬世界和數字世界的橋梁，自然界的物理信號諸如力、溫度、光、聲音等都是模擬信號，然而數字信號處理比模擬信號處理有更高的可靠性和更低的成本，因此需要先將模擬信號轉換成數字信號。故而模數轉換器是許多模數混合系統中的關鍵組成部分，成為制約整個系統性能的重要因素之一。隨著第五代無線通訊技術的逐漸發展，萬物互聯、5G通信微基站等各種不同應用場景對高速高精度的模數轉換器的設計帶來了新的挑戰。

對于傳統的高速ADC前端，輸入信號在采樣階段直接接入采樣開關，當自舉采樣開關斷開以后，由于自舉采樣開關MOS管的電荷注入效應，溝道中的電荷就注入到了輸入信號和采樣電容上。對于單通道的ADC，如果采用底極板采樣，該電荷注入效應只影響到了采樣電容的頂級板，注入到輸入信號的電荷的影響在采樣開關的保持階段被消去。然而在時間交織的ADC中，其中一個通道進入保持階段時，其他的通道仍然處在采樣階段，因此電荷注入對輸入信號的干擾就影響了其采樣精度進而影響ADC的性能。此外，芯片在實際應用時，輸入信號通過綁定（bonding）線和芯片的焊盤（pad）相連，再通過金屬線從pad連接到芯片內的輸入端，然而bonding線并不是一個理想的導線模型，可等效為一個電感和電阻相串聯，金屬線也存在一定的寄生電阻和電容，如果輸入信號直接接入采樣開關和電容陣列進行采樣，就會形成一個LRC諧振回路。當輸入信號頻率較高時，LRC回路就可能會發生振蕩從而疊加在輸入信號上造成失真。寄生電阻和電容形成的濾波網絡還會嚴重衰減輸入信號，因此需要在輸入信號和后級采樣電路之間插入隔離電路，即輸入緩沖器電路。

常見的輸入信號緩沖器采用開環的源極跟隨器結構，開環結構的源跟隨器可以獲得較大的帶寬、較高的線性度、低輸出阻抗以及較大的信號驅動能力，然而由于溫度和工藝角的變化，開環結構的源極跟隨器輸出共模電平會發生漂移，導致比較器的輸入共模漂移，造成比較結果錯誤。因此，輸出共模電壓穩定的高線性度輸入緩沖器的設計對于高速ADC的技術發展有著重要意義。

為了滿足開環源跟隨器的好處并穩定共模輸出電平，可加入共模反饋電路來為主緩沖器電路提供穩定的共模電平。

發明內容

有鑒于此，本發明的目的在于提出一種應用于高速ADC前端的帶共模反饋電路的輸入信號緩沖器，使其同時滿足高帶寬、高線性度、大驅動能力以及穩定的輸出共模電平。

本發明提供的應用于高速ADC前端的帶共模反饋電路的輸入信號緩沖器，其電路結構參見圖1所示，包括如下模塊：差分源跟隨器型輸入緩沖器模塊101，共模電壓檢測及共模反饋模塊102以及偏置電路模塊103，其中：