[發明專利]應用于高速ADC前端的CMOS輸入信號緩沖器

在審

• 申請號: 202010576619.2
• 申請日: 2020-06-22
• 公開（公告）號: CN111756366A
• 公開（公告）日: 2020-10-09
• 發明（設計）人: 馬順利;魏繼鵬;李滿鑫;任俊彥
• 申請（專利權）人: 復旦大學
• 主分類號: H03K19/0185
• 分類號: H03K19/0185;H03M1/12
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;陸尤

1.一種應用于高速ADC前端的CMOS輸入信號緩沖器，其特征在于，電路結構包括如下模塊：差分源跟隨器型輸入緩沖器模塊101，共模電壓檢測及共模反饋模塊102以及偏置電路模塊103，其中：

所述差分源跟隨器型輸入緩沖器模塊101包括：10個NMOS晶體管MNa1-MNa4，MNb1-MNb4，MNc1-MNc2，兩個電阻Ra1、Ra2，以及4個電容Ca、Cb、Co1、Co2；分為完全對稱的兩路源跟隨器電路，輸入信號為差分信號；其中，晶體管MNa1的漏端與電源電壓相連，柵端與電阻Ra1和電容Ca的一端相連，源端與自身的襯底相連接；電阻Ra1的另一端接電源電壓，電容Ca的另一端與晶體管MNa2的柵端均接輸入信號VIP，MNa2的漏端接MNa1的源端，MNa2的源端與自身襯底連接并連接輸出電容Co1的上極板，記為VOP；輸出電容Co1的另一端接地；晶體管MNa3的漏端接輸出節點VOP，柵端接偏置電路提供的偏壓VB1N，源端連接晶體管MNa4和MNc1的漏端；晶體管MNa4的柵端接偏置電路提供的偏壓VB0N，源端接地；晶體管MNc1的柵端接共模反饋放大器的輸出VCMFB，源端接地；晶體管MNa3、MNa4和MNc1的襯底端均接地電位；晶體管MNb1的漏端與電源電壓相連，柵端與電阻Rb1和電容Cb的一端相連，源端與自身的襯底相連接；電阻Rb1的另一端接電源電壓，電容Cb的另一端與晶體管MNb2的柵端均接輸入信號VIN，MNb2的漏端接MNb1的源端，MNb2的源端與自身襯底連接并連接輸出電容Co2的上極板，記為VON；輸出電容Co2的另一端接地；晶體管MNb3的漏端接輸出節點VON，柵端接偏置電路提供的偏壓VB1N，源端連接晶體管MNb4和MNb1的漏端；晶體管MNb4的柵端接偏置電路提供的偏壓VB0N，源端接地；晶體管MNc2的柵端接共模反饋放大器的輸出VCMFB，源端接地；晶體管MNb3、MNb4和MNc2的襯底端均接地電位；

所述共模電壓檢測及共模反饋模塊102包括：兩個電阻Rc1、Rc2和一個運算放大器AMP；運算放大器AMP采用共源共柵結構，采用PMOS作為輸入管；其中，兩個電阻Rc1、Rc2的一端分別接VOP和VON，另一端均接運算放大器AMP的負輸入端，運算放大器AMP的正輸入端連接參考電壓VREF，輸出端連接晶體管MNc1和MNc2的柵端VCMFB；

所述偏置電路模塊103，由若干PMOS晶體管、NMOS晶體管，以及一個外灌電流源組成，為所述差分源跟隨器型輸入緩沖器模塊101和所述共模電壓檢測及共模反饋模塊102提供偏置電壓；外灌電流源為10uA的小偏置電流。

2.根據權利要求1所述的應用于高速ADC前端的CMOS輸入信號緩沖器，其特征在于，所述共模電壓檢測及共模反饋模塊102包括兩個電阻Rc1、Rc2和一個運算放大器AMP，運算放大器AMP包括：7個PMOS晶體管Mp1- Mp7，4個NMOS晶體管Mn1- Mn4；其中，電阻Rc1的一端與源跟隨器的輸出VOP相連接，另一端接PMOS晶體管Mp2的柵端；電阻Rc2的一端與源跟隨器的輸出VON相連接，另一端接PMOS晶體管Mp2的柵端；Mp2的源端接Mp3的源端和Mp1的漏端，Mp2的漏端連接Mn3的漏端，Mp3的柵端接參考電壓VREF，漏端接NMOSMn4的漏端；Mp1的源端接電源電壓，柵端接偏置電壓vbp1；NMOS晶體管Mn3與Mn4的柵端接偏置電壓vbn0，源端接地電位；NMOS晶體管Mn1的柵端接偏置電壓vbn1，源端接Mn3的漏端，漏端接PMOS晶體管Mp6的漏端，Mn2的柵端接偏置電壓vbn1，源端接Mn4的漏端，漏端接PMOS晶體管Mp7的漏端；Mp6的源端接Mp4的漏端，柵端與漏端相連接且連接Mp7的柵端，Mp7的源端接Mp5的漏端，Mp7的漏端為放大器的輸出，記為VCMFB；Mp4的柵端連接其漏端并與Mp5的柵端連接，Mp4和Mp5的源端與電源電壓連接；運算放大器中的NMOS晶體管的襯底均接地電位，PMOS晶體管的襯底均接電源電壓。